半導(dǎo)體電路設(shè)計和單元引腳布置制造技術(shù)

本發(fā)明專利技術(shù)提供了一種用于將單元引腳置于要設(shè)計的半導(dǎo)體電路的單元的邊界上的半導(dǎo)體電路設(shè)計方法、系統(tǒng)和計算機程序產(chǎn)品。接收引腳位置數(shù)據(jù)，其中引腳位置數(shù)據(jù)包括單元引腳將被電連接到的半導(dǎo)體電路單元的外部的芯片區(qū)域內(nèi)的芯片引腳的芯片引腳位置。確定單元的中心點的坐標以及相交叉中心點和芯片引腳位置的線。單元引腳布置在單元的邊界與交叉中心點的線的交點上。線的交點上。線的交點上。

【技術(shù)實現(xiàn)步驟摘要】
【國外來華專利技術(shù)】半導(dǎo)體電路設(shè)計和單元引腳布置


[0001]本專利技術(shù)一般涉及半導(dǎo)體的芯片布局，更具體地，涉及將單元引腳置于半導(dǎo)體電路單元邊界上的半導(dǎo)體電路設(shè)計。

技術(shù)介紹

[0002]即使開發(fā)者和芯片設(shè)計者得到高度復(fù)雜的工具和抽象語言(例如VHDL(超高速集成電路硬件描述語言))的支持，適當(dāng)?shù)男酒O(shè)計仍然是經(jīng)驗問題很大的領(lǐng)域之一。通常，大型復(fù)雜半導(dǎo)體電路和芯片的形式不是由一個開發(fā)者或小組設(shè)計的，而是由在半導(dǎo)體芯片的不同單元上工作的多個小組設(shè)計的。在設(shè)計過程開始時，集中于不同功能單元的團隊可能僅松散地一起工作，即，他們開始設(shè)計他們的特定單元而不包含來自其他單元的直接要求。然而，在設(shè)計的稍后階段期間，不同的團隊可協(xié)作以優(yōu)化最終半導(dǎo)體產(chǎn)品。例如，可以在開發(fā)過程的后期階段設(shè)計在不同金屬層上使用不同信號路徑的不同單元之間的布線。此外，不同團隊之間的協(xié)作可以優(yōu)化最終產(chǎn)品。例如，為了在布線階段期間實現(xiàn)不同單元之間的導(dǎo)線的短長度，考慮各個單元相對于彼此的位置。如果第二單元位于第一單元的“南”，則在最佳情況下，第一和第二單元之間的連接線不應(yīng)在第一單元的“北”側(cè)離開第一單元。
[0003]作為附加的方面，還可以考慮到，對單元的引腳布置的一些改變可能在設(shè)計過程中非常晚地發(fā)生。因此，在新設(shè)計的芯片上互連單元的方法可能需要高度靈活，但同時允許高度優(yōu)化。在這種情況下，應(yīng)當(dāng)記住，正在設(shè)計的芯片的單元由若干宏塊組成，例如，組合成單元的回歸分析和線性模型(RLM)、寄存器、高速緩存等。多個單元可以被構(gòu)造為核心或完成的半導(dǎo)體芯片。為了將這些單元彼此連接或連接到輸入/輸出(I/O)引腳，將位于單元邊界處的單元引腳用作與其它單元電連接的端點。在開發(fā)的初始階段，單元引腳可以被限定和定位，但是可以最初不具有到單元的電連接。
[0004]美國專利公開號2016/0232275A1公開了一種“方法、系統(tǒng)和計算機可讀介質(zhì)...”，其使得能夠?qū)崿F(xiàn)用于集成電路的高效設(shè)計過程。具體地，描述了這樣的工具，其使集成電路設(shè)計者能夠在沒有組合邏輯的情況下可視化集成電路設(shè)計，并且根據(jù)這樣的可視化來標識公共節(jié)點邏輯連接性的設(shè)計中的位置。
[0005]此外，美國專利公開號2006/0053396A1公開了一種“電子設(shè)計自動化系統(tǒng)”，其提供“電子設(shè)計”的寄存器傳輸級(RTL)模型的優(yōu)化，以產(chǎn)生精確定義導(dǎo)致設(shè)計制造的后端流程的要求的詳細約束和數(shù)據(jù)。該系統(tǒng)采用電子設(shè)計的RTL模型，并將其映射為該設(shè)計的硬件實現(xiàn)的高效高級層次表示。
[0006]然而，盡管US 2016/0232275和US 2006/0053396的教導(dǎo)，由于布線優(yōu)化的復(fù)雜性，仍然存在定位單元引腳的問題。在最佳情況下，當(dāng)優(yōu)化金屬線層時，應(yīng)當(dāng)考慮單元之間的布線和單元的內(nèi)部結(jié)構(gòu)。因此，需要一種在芯片設(shè)計過程中最佳地布置單元引腳的機制。

技術(shù)實現(xiàn)思路

[0007]本公開的實施例解決了在半導(dǎo)體電路的芯片設(shè)計過程期間最優(yōu)地布置單元引腳
的方式的需要。本公開的一個方面提供了一種用于設(shè)計半導(dǎo)體電路的方法，該方法通過在優(yōu)化金屬線層時考慮單元之間的布線和單元的內(nèi)部結(jié)構(gòu)來優(yōu)化地布置單元引腳。該方法包括接收引腳位置數(shù)據(jù)，其中引腳位置數(shù)據(jù)包括位于單元引腳被配置為電連接到的單元外部的芯片區(qū)域內(nèi)的芯片引腳的芯片引腳位置。該方法還包括確定單元的中心點的坐標，確定從單元的中心點延伸穿過芯片引腳位置的線的位置，以及將單元引腳布置在單元的邊界與從單元的中心點延伸穿過芯片引腳位置的線相交的交點處。
[0008]設(shè)計半導(dǎo)體電路的方法的另一方面還可以包括通過函數(shù)定義從單元的中心點延伸通過芯片引腳位置的線，以及改變函數(shù)的至少一個參數(shù)，直到避免單元引腳的布置和先前布置的單元引腳的重疊。防止多個單元引腳布置在單元邊界上的相同位置內(nèi)。
[0009]用于設(shè)計半導(dǎo)體電路的方法的另一方面還可以包括迭代地布置多個單元引腳的步驟，其中基于設(shè)計約束信息來優(yōu)先化布置單元引腳的順序。在一些實施例中，設(shè)計約束信息包括半導(dǎo)體電路內(nèi)的一組金屬層位置，其可用于將單元引腳布置在其上。可選地，用于在其上布置單元引腳的該組金屬層位置的可用性可以基于在芯片引腳和單元引腳之間延伸的線的長度，并且其中該方法包括根據(jù)在芯片引腳和正被布置的相應(yīng)單元引腳之間延伸的線的長度來對單元引腳進行分類。
[0010]根據(jù)本公開的另一方面，可以提供一種用于設(shè)計半導(dǎo)體電路設(shè)計的系統(tǒng)。該系統(tǒng)可以包括被配置為接收引腳位置數(shù)據(jù)的接收器，其中引腳位置數(shù)據(jù)可以包括單元引腳被配置為電連接到的單元之外的芯片區(qū)域內(nèi)的芯片引腳的芯片引腳位置。附加地，該系統(tǒng)包括確定模塊，其被配置為確定所述單元的中心點的坐標；第二確定模塊，其被配置為確定從所述單元的中心點延伸通過所述芯片引腳位置的線的位置；以及定位模塊，其被配置為將單元引腳布置在單元的邊界與從單元的中心點延伸通過芯片引腳位置的線相交的交點處。
[0011]此外，實施例可以采取用于設(shè)計半導(dǎo)體電路的相關(guān)計算機程序產(chǎn)品的形式，該相關(guān)計算機程序產(chǎn)品可從計算機可用或計算機可讀介質(zhì)訪問，該計算機可用或計算機可讀介質(zhì)提供由計算機或任何指令執(zhí)行系統(tǒng)使用或與計算機或任何指令執(zhí)行系統(tǒng)結(jié)合使用的程序代碼。為了本說明書的目的，計算機可用或計算機可讀介質(zhì)可以是任何裝置，其可以包含用于存儲、傳送、傳播或傳輸程序的裝置，該程序由指令執(zhí)行系統(tǒng)、裝置或設(shè)備使用或與指令執(zhí)行系統(tǒng)、裝置或設(shè)備結(jié)合使用。
[0012]本公開的另一方面包括一種計算機系統(tǒng)，該計算機系統(tǒng)包括至少一個處理器、耦合到該至少一個處理器的半導(dǎo)體設(shè)計系統(tǒng)，該半導(dǎo)體設(shè)計系統(tǒng)包括接收器、第一確定模塊、第二確定模塊和定位模塊；以及耦合到所述至少一個處理器的計算機可讀存儲介質(zhì)。計算機系統(tǒng)的計算機可讀存儲介質(zhì)包含執(zhí)行計算機實現(xiàn)的方法的程序指令，其中所述計算機實現(xiàn)的方法包括：由所述至少一個處理器從所述接收器接收引腳位置數(shù)據(jù)，所述引腳位置數(shù)據(jù)包括單元引腳被配置為電連接到的單元的外部的芯片區(qū)域內(nèi)的芯片引腳的芯片引腳位置；由所述至少一個處理器接收由確定模塊確定的所述單元的中心點的坐標；由所述至少一個處理器定位從所述單元的中心點延伸到所述芯片引腳位置的線；以及通過所述至少一個處理器指示將所述單元引腳布置在所述單元的邊界上，在所述單元引腳處從所述單元的中心點延伸到所述芯片引腳位置的線與所述單元的邊界相交。
[0013]本公開的另外的方面包括一種計算機實現(xiàn)的方法，包括：由處理器接收芯片引腳坐標文件，所述芯片引腳坐標文件包括單元的x、y坐標和芯片引腳的x、y坐標；由所述處理
器基于所述單元的所述x、y坐標來建立所述單元的中心點；由所述處理器將引腳線從所述單元的中心點延伸到所述芯片引腳的x、y坐標；由所述處理器識別交點，其中當(dāng)所述引腳線從所述單元的中心點延伸到所述芯片引腳的x、y坐標時，所述引腳線與所述單元的邊界相交；以及由處理器確認引腳未位于所述交點處，并且在確認管腳未位于所述交點處時，由處理器將單元管腳布置在交點處的單元的邊界上。
附圖說明
[0014]參考不同的主題描述本專利技術(shù)的實施例。特別地，一些實施例是參考方法類型權(quán)利本文檔來自技高網(wǎng)...

【技術(shù)保護點】

【技術(shù)特征摘要】
【國外來華專利技術(shù)】1.一種用于設(shè)計半導(dǎo)體電路的方法，所述方法包括：接收引腳位置數(shù)據(jù)，所述引腳位置數(shù)據(jù)包括單元引腳被配置為電連接到的單元的外部的芯片區(qū)域內(nèi)的芯片引腳的芯片引腳位置；確定所述單元的中心點的坐標；確定從所述單元的所述中心點延伸到所述芯片引腳位置的線的位置；以及將所述單元引腳布置在所述單元的邊界上，在所述單元引腳處從所述單元的所述中心點延伸到所述芯片引腳位置的所述線與所述單元的所述邊界相交。2.根據(jù)權(quán)利要求1所述的方法，其中所述中心點對應(yīng)于所述單元的區(qū)域的幾何中心。3.根據(jù)權(quán)利要求1所述的方法，其中所述芯片引腳位置是另一單元的中心點。4.根據(jù)權(quán)利要求1所述的方法，其中所述單元具有凸幾何形狀。5.根據(jù)權(quán)利要求1所述的方法，其中所述線是交叉所述中心點和所述芯片引腳的直線。6.根據(jù)權(quán)利要求1所述的方法，其中，所述線由函數(shù)定義，并且其中，所述方法還包括：改變所述函數(shù)的至少一個參數(shù)，直到避免所述單元引腳的布置與先前布置的單元引腳的重疊。7.根據(jù)權(quán)利要求1所述的方法，還包括迭代地布置多個單元引腳，其中布置所述單元引腳的順序基于設(shè)計約束信息。8.根據(jù)權(quán)利要求7所述的方法，其中所述設(shè)計約束信息包括所述半導(dǎo)體電路內(nèi)的可用于布置所述單元引腳的一組金屬層位置。9.根據(jù)權(quán)利要求8所述的方法，其中，基于所述芯片引腳和所述單元引腳之間的線的長度來確定用于布置所述單元引腳的所述一組金屬層位置的可用性，并且其中，所述方法包括根據(jù)從所述芯片引腳和正被布置的相應(yīng)單元引腳延伸的所述線的長度來對所述單元引腳進行分類。10.根據(jù)權(quán)利要求1所述的方法，其中，用于布置所述單元引腳的約束是所述單元的邊界的預(yù)先選擇的側(cè)邊。11.一種用于設(shè)計半導(dǎo)體電路的系統(tǒng)，所述系統(tǒng)包括：接收器，其被配置為接收引腳位置數(shù)據(jù)，所述引腳位置數(shù)據(jù)包括單元引腳被配置為電連接到的單元的外部的芯片區(qū)域內(nèi)的芯片引腳的芯片引腳位置；確定模塊，被配置為確定所述單元的中心點的坐標；第二確定模塊，被配置為確定從所述單元的所述中心點延伸到所述芯片引腳位置的線的位置；以及定位模塊，被配置為將所述單元引腳布置在所述單元的邊界上，在所述單元引腳處從所述單元的所述中心點延伸到所述芯片引腳位置的所述線與所述單元的所述邊界相交。12.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中，所述中心點對應(yīng)于所述單元的區(qū)域的幾何中心。13.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述芯片引腳位置是另一單元的中心點。14.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述單元具有凸幾何形狀。15.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中，所述線是交叉所述中心點和所述芯片引腳的直線。16.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中，所述線由函數(shù)限定，并且其中，所述定位模塊被
配置為改變所述函數(shù)的至少一個參數(shù)，直到避免所述單元引腳與先前布置的單元引腳的重疊。17.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述定位模塊被配置為迭代地布置多個單元引腳，其中布置所述單元引腳的順序基于設(shè)計約束信息。18.根據(jù)權(quán)利要求17所述的系統(tǒng)，其中所述設(shè)計約束信息包括所述半導(dǎo)體電路內(nèi)的可用于布置所述單元引腳的一組金屬層位置。19.根據(jù)權(quán)利要求18所述的系統(tǒng)，其中，用于布置所述單元引腳的所述一組可用金屬層位置的可用性是基于所述芯片引腳與所述單元引腳之間的所述線的長度來確定的，并且...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：L，
申請(專利權(quán))人：國際商業(yè)機器公司，
類型：發(fā)明
國別省市：