用于添加另外的電路組件的方法、裝置和存儲介質(zhì)制造方法及圖紙

本發(fā)明專利技術涉及一種用于將另外的電路組件(1)添加到FPGA配置(3)的方法，所述另外的電路組件具有可在FPGA上執(zhí)行的操作，其中FPGA配置(3)已經(jīng)具有在FPGA配置(3)中在位置上分布地設置的至少一個現(xiàn)有的電路組件(2)，所述至少一個現(xiàn)有的電路組件具有可在FPGA上執(zhí)行的操作，所述方法具有如下步驟：對所述另外的電路組件(1)進行綜合以用于獲得另外的網(wǎng)表；并且在考慮到在FPGA配置(3)中的所述至少一個現(xiàn)有的電路組件(2)的情況下分布地設置所述另外的網(wǎng)表。本發(fā)明專利技術還涉及一種非易失性的計算機可讀存儲介質(zhì)和一種用于將另外的電路組件(1)添加到FPGA配置(3)的裝置。到FPGA配置(3)的裝置。到FPGA配置(3)的裝置。

【技術實現(xiàn)步驟摘要】
用于添加另外的電路組件的方法、裝置和存儲介質(zhì)


[0001]本專利技術涉及一種用于將另外的電路組件添加到FPGA配置的方法，所述另外的電路組件具有可在FPGA上執(zhí)行的操作，其中，F(xiàn)PGA配置已經(jīng)具有在位置上分布地設置在FPGA配置中的至少一個現(xiàn)有的電路組件，所述至少一個現(xiàn)有的電路組件具有可在FPGA上執(zhí)行的操作。本專利技術還涉及一種非易失性的計算機可讀存儲介質(zhì)，所述存儲介質(zhì)具有存儲在其上的指令，在處理器上執(zhí)行所述指令時，所述指令引起所述方法。此外，本專利技術還涉及一種用于將另外的電路組件添加到FPGA配置的裝置。

技術介紹

[0002]FPGA是一種在其中可以加載邏輯電路的數(shù)字技術集成電路。不同于計算機、微控制器和控制器的編程，在FPGA中，術語“編程”或“構(gòu)建FPGA”不僅意味著預給定時間序列，還意味著定義所追求的電路結(jié)構(gòu)。這種電路結(jié)構(gòu)借助于硬件描述語言來表達，然后由軟件編譯成配置文件，所述配置文件預給定各元件在FPGA中應當如何連接。因此在FPGA編程時，創(chuàng)建對硬件結(jié)構(gòu)的描述，然后借助于綜合和布線工具將所述描述傳遞到實際的FPGA上。這種硬件描述通常以專門的語言、例如VHDL或Verilog進行。因此，在此除了“FPGA程序”外還提及“FPGA配置”。與計算機、微處理器和控制器的編程不同，F(xiàn)PGA編程不是針對預給定的操作系統(tǒng)和驅(qū)動程序庫。代替于此，F(xiàn)PGA編程針對的是定義半導體中的結(jié)構(gòu)，這些結(jié)構(gòu)后續(xù)實施所預期的功能。通過這種方式能實現(xiàn)傳統(tǒng)的預制的微處理器僅能困難地實現(xiàn)的專業(yè)化程度和并行程度。
[0003]在硬件在環(huán)仿真(HIL仿真)和快速控制原型系統(tǒng)(RCP系統(tǒng))領域，實時仿真、例如在電力電子和電動汽車
中的實時仿真已經(jīng)有很長一段時間不再能通過純處理器模型來滿足。在許多要求非常快速的控制回路的應用情況中，這必須通過FPGA模型來補充甚至替代。用于HIL仿真和在快速控制原型系統(tǒng)中的這種硬件具有大量的FPGA，所述FPGA具有針對不同功能的經(jīng)過測試的固件版本或電路組件，例如用于在實時網(wǎng)絡中通信的FPGA和在I/O通道上能實現(xiàn)不同I/O功能的FPGA。
[0004]一旦需要對功能進行更改，就必須重新實現(xiàn)該功能，重新構(gòu)建FPGA，并對每個單獨的功能(即現(xiàn)有的功能和新的功能)進行測試并發(fā)布。這是因為在構(gòu)建FPGA固件版本時，每個單獨的電路組件的功能必須跨過電路組件的邊界來優(yōu)化、在FPGA上布局并重新布線。甚至單個位或信號的更改也可能導致不同的結(jié)果。在這方面，每個單個的功能可以具有不同的時序行為，取決于在FPGA上的布局。即使在僅最小的更改時，由此所需的測試也產(chǎn)生從硬件開發(fā)到軟件開發(fā)直至系統(tǒng)測試的高的成本，因為始終需要測試FPGA的整體功能。這在硬件開發(fā)中特別成問題，因為固件版本必須耗費地在氣候室中測試，以便保證固件版本在對于產(chǎn)品特定的所有環(huán)境條件下都能起作用。

技術實現(xiàn)思路

[0005]從這種情況出發(fā)，本專利技術的目的是給出一種用于更改FPGA配置的功能的方法和裝
置，與現(xiàn)有技術中已知的方法和裝置相比，所述方法和裝置的特征在于低的測試成本。
[0006]本專利技術的所述目的通過獨立權(quán)利要求的特征來實現(xiàn)。有利的設計方案在從屬權(quán)利要求中給出。
[0007]因此，所述目的通過一種用于將另外的電路組件添加到FPGA配置的方法來實現(xiàn)，所述另外的電路組件具有可在FPGA上執(zhí)行的操作，其中，F(xiàn)PGA配置已經(jīng)具有在位置上分布地設置在FPGA配置中的至少一個現(xiàn)有的電路組件，所述至少一個現(xiàn)有的電路組件具有可在FPGA上執(zhí)行的操作，所述方法具有如下步驟：
[0008]對所述另外的電路組件進行綜合以用于獲得另外的網(wǎng)表；并且
[0009]在考慮到在FPGA配置中的所述至少一個現(xiàn)有的電路組件的情況下分布地設置所述另外的網(wǎng)表。
[0010]所提出的方法的一個要點在于，與現(xiàn)有技術相比，僅還需要測試FPGA配置的更改，而不需要測試FPGA配置的整體功能，由此強烈降低時間成本和費用成本。在這樣的應用情況中，在現(xiàn)有技術中以固定的所謂布圖規(guī)劃為前提，在所述布圖規(guī)劃中，電路組件在FPGA配置中布局在固定的區(qū)域、所謂的Pblock中。與此相對，所提出的方法能夠?qū)⑻貏e是受保護的電路組件在可變的邏輯中使用而無需布圖規(guī)劃。所述方法對于另外的電路組件(所述另外的電路組件例如由客戶而不是由制造商創(chuàng)建)使用現(xiàn)有的自由空間。在此，F(xiàn)PGA的整體時序不受剛性的Pblock邊界的影響和/或電路組件不預先確定為固定的Pblock尺寸。這意味著在考慮到所述至少一個現(xiàn)有的電路組件的情況下分布地設置所述另外的網(wǎng)表不限于(如在現(xiàn)有技術中實踐的那樣)在FPGA配置中的固定區(qū)域上進行。換句話說，相對于純粹的“遞增實現(xiàn)”，實現(xiàn)了所謂的組件處理。
[0011]總之，所提出的方法能實現(xiàn)在可變的FPGA邏輯中可靠地運行受保護的電路組件，其中確保時序可靠并且測試用于功率消耗的標準場景，并且能通過預布局實現(xiàn)更短的建立時間。通過所述方法省去布圖規(guī)劃的必要性，同時產(chǎn)生用于FPGA制造商的布局和布線工具的更大的自由度。此外，沒有發(fā)生由于切割而引起的對不使用的資源的浪費，因為原則上所有還剩余的自由空間都可以使用。此外，通過所述方法不需要對電路組件進行理想的預布局，并且整體時序不受剛性的Pblock邊界影響。此外，在Pblock邊界上也不需要附加的傳輸寄存器以避免時序問題。最后，當電路組件變得對于其Pblock而言過大時，不會發(fā)生對多個和/或所有電路組件的舍棄。此外產(chǎn)生傾向于更均勻的溫度發(fā)展分布，因為沒有由于極端活躍的Pblock而產(chǎn)生的局部熱點。所述方法也能實現(xiàn)將電路組件自動地靠近其I/O地布局。對于氣候室測試而言，可以將組件功能擴展出附加的熱用途、例如接通的觸發(fā)器、無寄存器的振蕩器等，它們可以加熱FPGA，從而確保最壞情況的安全。
[0012]根據(jù)一種優(yōu)選的進一步改進方案，所述設置包括以下步驟：在阻塞至少一個現(xiàn)有的電路組件的情況下遞增地添加所述另外的網(wǎng)表。
[0013]根據(jù)另一種優(yōu)選的進一步改進方案，所述方法在所述設置之后包括以下步驟：移除所述至少一個現(xiàn)有的電路組件。
[0014]根據(jù)一種優(yōu)選的進一步改進方案，所述移除包括以下步驟：
[0015]阻塞所述另外的電路組件；并且
[0016]依次移除所述至少一個現(xiàn)有的電路組件的至少一個現(xiàn)有的網(wǎng)表。
[0017]借助于這些步驟，可以將完成布局和布線的FPGA配置用作參考設計，其中特別是
也在當前設計中出現(xiàn)的所有電路組件保持相同，然而可以自動地移除不使用的電路組件。也可以借助于FPGA配置創(chuàng)建完成布局布線的單個電路組件的庫，并且對于在當前設計中使用的所有電路組件而言，為了進行建立而從庫接收單個電路組件的完成的布局和布線。
[0018]根據(jù)另一種優(yōu)選的進一步改進方案，所述方法包括以下步驟：
[0019]阻塞所述另外的電路組件；并且
[0020]輸出所述另外的電路組件的布置結(jié)構(gòu)以用于在添加又一個電路組件時被考慮到。
[0021]使用這種變型方案，可以借本文檔來自技高網(wǎng)...

【技術保護點】

【技術特征摘要】
1.一種用于將另外的電路組件(1)添加到FPGA配置(3)的方法，所述另外的電路組件具有可在FPGA上執(zhí)行的操作，其中，F(xiàn)PGA配置(3)已經(jīng)具有在FPGA配置(3)中在位置上分布地設置的至少一個現(xiàn)有的電路組件(2)，所述至少一個現(xiàn)有的電路組件具有可在FPGA上執(zhí)行的操作，所述方法具有如下步驟：對所述另外的電路組件(1)進行綜合以用于獲得另外的網(wǎng)表；并且在考慮到在FPGA配置(3)中的所述至少一個現(xiàn)有的電路組件(2)的情況下分布地設置所述另外的網(wǎng)表。2.根據(jù)前述權(quán)利要求所述的方法，其中，所述設置包括以下步驟：在阻塞至少一個現(xiàn)有的電路組件(2)的情況下遞增地添加所述另外的網(wǎng)表。3.根據(jù)前述權(quán)利要求中任一項所述的方法，其中，所述方法在所述設置之后具有以下步驟：移除所述至少一個現(xiàn)有的電路組件(2)。4.根據(jù)前述權(quán)利要求所述的方法，其中，所述移除包括以下步驟：阻塞所述另外的電路組件(1)；并且依次移除所述至少一個現(xiàn)有的電路組件(2)的至少一個現(xiàn)有的網(wǎng)表。5.根據(jù)前述權(quán)利要求1所述的方法，其中，所述方法具有以下步驟：阻塞所述另外的電路組件(1)；并且輸出所述另外的電路組件(1)的布置結(jié)構(gòu)以用于在添加又一個電路組件(1)時被考慮到。6.根據(jù)前述權(quán)利要求中任一項所述的方法，其中，所述方法具有以下步驟：讀入所述至少一個現(xiàn)有的電路組件(2)連同所述至少一個現(xiàn)有的網(wǎng)表；和/或?qū)⒉皇褂玫碾娐方M件從所述另外的電路組件(1)與所述至少一個現(xiàn)有的電路組件(2)共同的布置結(jié)構(gòu)中移除。7.根據(jù)前述權(quán)利要求中任一項所述的方法，其中，在保留所述至少一個現(xiàn)有的電路組件(2)的布置結(jié)構(gòu)的情況下設置所述另外的電路組件(1)。8.根據(jù)前述權(quán)利要求中任一項所述的方法，其中，在FPGA配置(3)的未被所述至少一個現(xiàn)有的電路組件(2)占用的自由空間中進行設置。9.根據(jù)前述權(quán)利要求中任一項所述的方法，其中，通過所述設置，將所述至少一個現(xiàn)有的電路組件(2)和所述另外的電路組件(1)布局在FPGA配置(3)的相同的分區(qū)中，和/或所述至少一個現(xiàn)有的電路組件(2)和所述另外的電路組件(1)無分區(qū)地設置在FPGA配置(3)中。10.根據(jù)前述權(quán)利要求中任一項所述的方法，其中，所述方法具有以下步驟：單獨地測試所述至少一個現(xiàn)有的電路組件(2)和所述另外的電路組件(1)。11.根據(jù)前述權(quán)利要求中任一項所述的方法，其中，在FPGA配置(3)上具有在相應地考慮到其他現(xiàn)有的電路組件的情況下分布地設置的多個現(xiàn)有的電路組件，和/或所述方法包括以下步驟：設置多個另外的電路組件。12.根據(jù)前述權(quán)利要求中任一項所述的方法，其中，在FPGA配置(3)上具有在相應地考慮到其他現(xiàn)有的電路組件的情況下分布地設置的多個現(xiàn)有的電路組件，并且所述方法包括以下步驟：從FPGA配置(3)中依次移除至少一個現(xiàn)有的電路組件(2)，并且通過電路組件的其他版
本來替換所移除的電路組件，電路組件的所述其他版本已在考慮到所有其他現(xiàn)有的電路組件(2)的情況下創(chuàng)建。13.根據(jù)前述權(quán)利要求所述的方法，其中，F(xiàn)PGA配置(3)具有分布地設置的至少一個另外的電路組件(1)，依次移除所述至少一個另外的電路組件，并且將所述至少一個另外的電路組件的其他版本設置在自由空間中、特別是所移除的電路組件(1)的自由空間中或在所有現(xiàn)存的自由空間上。14.一種非易失性的計算機可讀存儲介質(zhì)，所述存儲介質(zhì)具有存儲在其上的指令，在處理器上執(zhí)行所述指令時，所述指令引起根據(jù)前述權(quán)利要求中任一項所述的方法。15.一種用于將另外的電路組件(1)添加到FPGA配置(3)...

【專利技術屬性】
技術研發(fā)人員：H，
申請(專利權(quán))人：德斯拜思有限公司，
類型：發(fā)明
國別省市：