單環(huán)Δ-Σ調(diào)制器、鎖相環(huán)及芯片制造技術(shù)

本發(fā)明專利技術(shù)公開了一種單環(huán)Δ

【技術(shù)實(shí)現(xiàn)步驟摘要】
單環(huán)
Δ
?
Σ
調(diào)制器、鎖相環(huán)及芯片


[0001]本專利技術(shù)是關(guān)于模擬集成電路領(lǐng)域，特別是關(guān)于一種單環(huán)Δ
?
Σ調(diào)制器、鎖相環(huán)及芯片。

技術(shù)介紹

[0002]在模擬集成電路領(lǐng)域，分?jǐn)?shù)鎖相環(huán)的應(yīng)用十分廣泛，比如：在一個(gè)芯片系統(tǒng)中，分?jǐn)?shù)鎖相環(huán)可以給系統(tǒng)提供一種或多種頻率的時(shí)鐘信號；在無線通信收發(fā)機(jī)中，分?jǐn)?shù)鎖相環(huán)用于為收發(fā)機(jī)系統(tǒng)產(chǎn)生干凈的本振信號。分?jǐn)?shù)鎖相環(huán)的分?jǐn)?shù)分頻功能主要是通過Δ
?
Σ調(diào)制器控制多模分頻器的分頻比的方式來實(shí)現(xiàn)的。從相位域的角度上看，相當(dāng)于調(diào)制器輸出的量化噪聲，進(jìn)行了累加，即：
[0003][0004]e
acc
[n]為量化誤差的累加(相當(dāng)于Δ
?
Σ調(diào)制器的量化噪聲經(jīng)過多模分頻器后的結(jié)果)，x、y為Δ
?
Σ調(diào)制器的輸入和輸出，M為調(diào)制器的模數(shù)，對于N bit輸入位寬，M＝2
N
。
[0005]Δ
?
Σ調(diào)制器內(nèi)部存在若干個(gè)積分器，相當(dāng)于每一級內(nèi)都存在信號累加后給入下一級。當(dāng)Δ
?
Σ調(diào)制器的量化精度提高，也就是輸入位寬較大(一般當(dāng)N超過20bit)時(shí)，鎖相環(huán)輸出頻譜上會(huì)出現(xiàn)明顯的游移雜散，即在頻譜上出現(xiàn)一個(gè)或者多個(gè)以相對低頻的速度左右移動(dòng)的雜散信號。
[0006]在調(diào)制器的輸出經(jīng)過多模分頻器的累加作用，以及多模分頻器和電荷泵非線性的影響，就會(huì)在鎖相環(huán)輸出頻譜上出現(xiàn)明顯的游移雜散，游移雜散會(huì)影響分?jǐn)?shù)鎖相環(huán)的性能，尤其是在雷達(dá)等系統(tǒng)應(yīng)用中。
[0007]公開于該
技術(shù)介紹
部分的信息僅僅旨在增加對本專利技術(shù)的總體背景的理解，而不應(yīng)當(dāng)被視為承認(rèn)或以任何形式暗示該信息構(gòu)成已為本領(lǐng)域一般技術(shù)人員所公知的現(xiàn)有技術(shù)。

技術(shù)實(shí)現(xiàn)思路

[0008]本專利技術(shù)的目的在于提供一種單環(huán)Δ
?
Σ調(diào)制器、鎖相環(huán)及芯片，其能夠消除游移雜散，同時(shí)能夠更好的優(yōu)化了鎖相環(huán)的帶內(nèi)噪聲，減小了鎖相環(huán)非線性的設(shè)計(jì)壓力。
[0009]為實(shí)現(xiàn)上述目的，本專利技術(shù)的實(shí)施例提供了一種單環(huán)Δ
?
Σ調(diào)制器，包括：至少三個(gè)積分器、至少三個(gè)乘法器、第一加法器、比特量化器、第二加法器、在z域傳輸函數(shù)為H1(z)的第一量化噪聲反饋環(huán)路和在z域傳輸函數(shù)為H2(z)的第二量化噪聲反饋環(huán)路。
[0010]各積分器依次設(shè)置且后一個(gè)積分器的輸入端與前一個(gè)積分器的輸出端相連；各所述積分器的輸出端均與相應(yīng)的乘法器的輸入端相連；各所述乘法器的輸出端均與第一加法器的輸入端相連；所述比特量化器的輸入端與第一加法器的輸出端相連；模擬輸入信號和比特量化器的反饋信號經(jīng)第二加法器處理而輸出的信號為第一個(gè)積分器的輸入信號。
[0011]在z域傳輸函數(shù)為H1(z)的第一量化噪聲反饋環(huán)路與比特量化器的輸出端、比特量
化器的輸入端以及第二個(gè)積分器的輸出端相連，以將比特量化器產(chǎn)生的量化誤差信號經(jīng)傳輸函數(shù)H1(z)處理后疊加至第二個(gè)積分器的輸出端以消除分?jǐn)?shù)鎖相環(huán)的游移雜散。
[0012]在z域傳輸函數(shù)為H2(z)的第二量化噪聲反饋環(huán)路與比特量化器的輸出端、比特量化器的輸入端以及第三個(gè)積分器的輸出端相連，以將比特量化器產(chǎn)生的量化誤差信號經(jīng)傳輸函數(shù)H2(z)處理后疊加至第三個(gè)積分器的輸出端以消除分?jǐn)?shù)鎖相環(huán)的游移雜散。
[0013]所述傳輸函數(shù)H1(z)和H2(z)均可用來表達(dá)。
[0014]在本專利技術(shù)的一個(gè)或多個(gè)實(shí)施例中，所述第一量化噪聲反饋環(huán)路在z域傳輸函數(shù)為H1(z)＝2z
?1(1
?
z
?1)且第二量化噪聲反饋環(huán)路在z域傳輸函數(shù)為H2(z)＝0、所述第一量化噪聲反饋環(huán)路在z域傳輸函數(shù)為H1(z)＝1
?
z
?1且第二量化噪聲反饋環(huán)路在z域傳輸函數(shù)為H2(z)＝2z
?1、或者所述第一量化噪聲反饋環(huán)路在z域傳輸函數(shù)為H1(z)＝2z
?1(1
?
z
?1)且第二量化噪聲反饋環(huán)路在z域傳輸函數(shù)為H2(z)＝2z
?2。
[0015]在本專利技術(shù)的一個(gè)或多個(gè)實(shí)施例中，所述第一量化噪聲反饋環(huán)路包括相連的第一觸發(fā)器和第一微分器，所述第一觸發(fā)器在z域傳輸函數(shù)為2z
?1，所述第一微分器在z域傳輸函數(shù)為1
?
z
?1。
[0016]在本專利技術(shù)的一個(gè)或多個(gè)實(shí)施例中，所述第一量化噪聲反饋環(huán)路包括第二微分器，所述第二微分器在z域傳輸函數(shù)為1
?
z
?1，所述第二量化噪聲反饋環(huán)路包括第二觸發(fā)器，所述第二觸發(fā)器在z域傳輸函數(shù)為2z
?1。
[0017]在本專利技術(shù)的一個(gè)或多個(gè)實(shí)施例中，所述第一量化噪聲反饋環(huán)路包括相連的第三微分器和第三觸發(fā)器，所述第三微分器在z域傳輸函數(shù)為1
?
z
?1，所述第三觸發(fā)器在z域傳輸函數(shù)為2z
?1，所述第二量化噪聲反饋環(huán)路包括相連的第四觸發(fā)器和第五觸發(fā)器，所述第四觸發(fā)器在z域傳輸函數(shù)為z
?1，所述第五觸發(fā)器在z域傳輸函數(shù)為2z
?1。
[0018]在本專利技術(shù)的一個(gè)或多個(gè)實(shí)施例中，所述第一量化噪聲反饋環(huán)路還包括第三加法器和第四加法器，所述比特量化器的輸入端和輸出端與第三加法器的輸入端相連，所述第二個(gè)積分器的輸出端與第四加法器的輸入端相連，所述第四加法器的輸出端與第三個(gè)積分器的輸入端相連，所述第四加法器用于將經(jīng)傳輸函數(shù)2z
?1(1
?
z
?1)、1
?
z
?1或2z
?1(1
?
z
?1)處理后得到的信號與第二個(gè)積分器的輸出信號進(jìn)行疊加。
[0019]在本專利技術(shù)的一個(gè)或多個(gè)實(shí)施例中，所述第一量化噪聲反饋環(huán)路還包括第三加法器和第四加法器，所述比特量化器的輸入端和輸出端與第三加法器的輸入端相連，所述第二個(gè)積分器的輸出端與第四加法器的輸入端相連，所述第四加法器的輸出端與第三個(gè)積分器的輸入端相連，所述第四加法器用于將經(jīng)傳輸函數(shù)1
?
z
?1或2z
?1(1
?
z
?1)處理后得到的信號與第二個(gè)積分器的輸出信號進(jìn)行疊加；
[0020]所述第二量化噪聲反饋環(huán)路還包括第五加法器，所述第五加法器的輸入端與第三個(gè)積分器的輸出端相連，所述第五加法器的輸出端與第三個(gè)乘法器的輸入端相連，所述第五加法器用于將經(jīng)傳輸函數(shù)2z
?1或2z
?2處理后得到的信號與第三個(gè)積分器的輸出信號進(jìn)行疊加。
[0021]在本專利技術(shù)的一個(gè)或多個(gè)實(shí)施例中，所述乘法器設(shè)置有三個(gè)且增益系數(shù)分別為2、1.5和0.5。
[0022]本專利技術(shù)還公開了一種鎖相環(huán)，包括所述的單環(huán)Δ
?
Σ調(diào)制器。
[0023]本專利技術(shù)還公開了一種芯片，包括所述的鎖相環(huán)。
[0024]與現(xiàn)有技術(shù)相比，根據(jù)本實(shí)施例的單環(huán)Δ
?
Σ調(diào)制器、鎖相本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】

【技術(shù)特征摘要】
1.一種單環(huán)Δ
?
Σ調(diào)制器，其特征在于，包括：至少三個(gè)積分器，各所述積分器依次設(shè)置且后一個(gè)積分器的輸入端與前一個(gè)積分器的輸出端相連；至少三個(gè)乘法器，各所述積分器的輸出端均與相應(yīng)的乘法器的輸入端相連；第一加法器，各所述乘法器的輸出端均與第一加法器的輸入端相連；比特量化器，所述比特量化器的輸入端與第一加法器的輸出端相連；第二加法器，模擬輸入信號和比特量化器的反饋信號經(jīng)第二加法器處理而輸出的信號為第一個(gè)積分器的輸入信號；在z域傳輸函數(shù)為H1(z)的第一量化噪聲反饋環(huán)路，與比特量化器的輸出端、比特量化器的輸入端以及第二個(gè)積分器的輸出端相連，以將比特量化器產(chǎn)生的量化誤差信號經(jīng)傳輸函數(shù)H1(z)處理后疊加至第二個(gè)積分器的輸出端以消除分?jǐn)?shù)鎖相環(huán)的游移雜散；在z域傳輸函數(shù)為H2(z)的第二量化噪聲反饋環(huán)路，與比特量化器的輸出端、比特量化器的輸入端以及第三個(gè)積分器的輸出端相連，以將比特量化器產(chǎn)生的量化誤差信號經(jīng)傳輸函數(shù)H2(z)處理后疊加至第三個(gè)積分器的輸出端以消除分?jǐn)?shù)鎖相環(huán)的游移雜散；所述傳輸函數(shù)H1(z)和H2(z)均可用來表達(dá)。2.如權(quán)利要求1所述的單環(huán)Δ
?
Σ調(diào)制器，其特征在于，所述第一量化噪聲反饋環(huán)路在z域傳輸函數(shù)為H1(z)＝2z
?1(1
?
z
?1)且第二量化噪聲反饋環(huán)路在z域傳輸函數(shù)為H2(z)＝0、所述第一量化噪聲反饋環(huán)路在z域傳輸函數(shù)為H1(z)＝1
?
z
?1且第二量化噪聲反饋環(huán)路在z域傳輸函數(shù)為H2(z)＝2z
?1、或者所述第一量化噪聲反饋環(huán)路在z域傳輸函數(shù)為H1(z)＝2z
?1(1
?
z
?1)且第二量化噪聲反饋環(huán)路在z域傳輸函數(shù)為H2(z)＝2z
?2。3.如權(quán)利要求1所述的單環(huán)Δ
?
Σ調(diào)制器，其特征在于，所述第一量化噪聲反饋環(huán)路包括相連的第一觸發(fā)器和第一微分器，所述第一觸發(fā)器在z域傳輸函數(shù)為2z
?1，所述第一微分器在z域傳輸函數(shù)為1
?
z
?1。4.如權(quán)利要求1所述的單環(huán)Δ
?
Σ調(diào)制器，其特征在于，所述第一量化噪聲反饋環(huán)路包括第二微分器，所述第二微分器在z域傳輸函數(shù)為1
?
z
?1，所述第二量化噪聲反饋環(huán)路包括第二觸發(fā)器，所述第二觸發(fā)器在z域傳輸函數(shù)為...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：王超勛，唐立田，李曄，
申請(專利權(quán))人：泛升云微電子蘇州有限公司，
類型：發(fā)明
國別省市：