一種聲紋處理器和聲紋驗證執行方法技術

本發明專利技術涉及一種聲紋處理器和聲紋驗證執行方法，聲紋處理器包括配置管理器、可重構音頻處理引擎和主控制器，所述主控制器通過配置總線和配置管理器雙向互連，所述主控制器通過外部接口和可重構音頻處理引擎雙向互連，所述配置管理器和可重構音頻處理引擎雙向互連；所述可重構音頻處理引擎具有向量點乘、張量乘積、卷積、快速傅立葉變換功能。本發明專利技術的聲紋處理器面積小、功耗低，但功能齊全，能動態配置不同算法的布局布線，因此PE處理單元利用率高。因此PE處理單元利用率高。因此PE處理單元利用率高。

【技術實現步驟摘要】
一種聲紋處理器和聲紋驗證執行方法


[0001]本專利技術涉及語音識別
，特別是涉及一種聲紋處理器和聲紋驗證執行方法。

技術介紹

[0002]聲紋識別是指從說話人的音頻信息出發，識別出說話人是誰的一種計算機技術。它主要分為說話人確認(SpeakerIdentification)和說話人驗證(SpeakerVerification)兩個任務。前者是從音頻確認說話人是誰，后者是從音頻確認說話人是否是一個特定的人。
[0003]聲紋識別的應用領域十分廣泛，在許多嵌入式場景，如安保、智能家具、自動駕駛等均有應用。目前，聲紋識別應用主要面臨著兩個困難，一個是巨大的計算量，另一個是應用的實時性需求。因此，在應用中如何選擇硬件平臺進行嵌入式系統設計是一個重要的課題。
[0004]為了達到應用所需的性能要求，目前多在如下一些嵌入式平臺進行聲紋識別應用：
[0005]1.通用處理器(GeneralPurposeProcessors，GPP)
[0006]2.數字信號處理器(DigitalSignalProcessors，DSP)
[0007]3.特定用途集成電路(ApplicationSpecificIntegratedCircuits，ASIC)
[0008]4.現場可編程門陣列(FieldProgrammableGateArrays，FPGA)
[0009]GPP和DSP由于它們的可編程性，具有較強的靈活性，但是缺點是計算效率不高。GPP為了適應大量應用領域，它的架構善于處理多種大體量的數據，比如音頻、圖像和視頻，但是在運算中缺乏并行性，計算效率低。
[0010]DSP雖然具有比GPP更好的運算速度，但它依舊不能滿足聲紋識別實時性的需求。除此之外，GPP和DSP也沒有完全解決能耗和面積的問題，這兩者在嵌入式系統的應用中是很重要的指標。
[0011]ASIC和FPGA在聲紋識別的嵌入式應用中都具有很高的計算效率，但它們也有局限性。ASIC雖然有高運算性能、強電磁阻抗、低成本和高集成度的優點，但它一旦被制成后難以被測試。因此，在生產ASIC之前需要一個詳細的物理仿真過程。同時，ASIC的不可定制性也在算法高速更迭的基于深度學習的聲紋識別領域難以應用。
[0012]FPGA由于它的細粒度并行計算能力，在嵌入式聲紋識別領域是另一個高性能解決方案。與ASIC相比它具有更小的開發成本。盡管FPGA是節約能耗和面積的絕佳選擇，但是嵌入式聲紋識別的關注點更在于是否能做到實時性。
[0013]另外，雖然聲紋識別在GPU上運行效率很高，但是GPU的高能耗讓它難以應用到嵌入式系統，因此本專利不討論和GPU的性能對比。
[0014]總結而言，目前的趨勢是，使用可重構性來最小化生產和開發成本是一個逐漸重要的需求。CGRA(CoarseGrainedReconfigurableArchitecture)是粗粒度的可重構架構，它可以兼顧性能與靈活性。一個標準的CGRA架構包括了靜態執行指令的處理單元陣列和可定
制的互連轉換器組成。它具有數據高度并行、處理單元可重構、低功耗、高內存帶寬利用率的特點，在算法高速更迭的當下，非常適合作為嵌入式系統的處理器。

技術實現思路

[0015]本專利技術所要解決的技術問題是提供一種聲紋處理器和聲紋驗證執行方法，聲紋處理器面積小、功耗低，但功能齊全，能動態配置不同算法的布局布線，因此PE處理單元利用率高。
[0016]本專利技術解決其技術問題所采用的技術方案是：提供一種聲紋處理器，包括配置管理器、可重構音頻處理引擎和主控制器，所述主控制器通過配置總線和配置管理器雙向互連，所述主控制器通過外部接口和可重構音頻處理引擎雙向互連，所述配置管理器和可重構音頻處理引擎雙向互連；
[0017]所述可重構音頻處理引擎具有向量點乘、張量乘積、卷積、快速傅立葉變換功能。
[0018]所述可重構音頻處理引擎包括依次連接的第二存儲單元、PE陣列、第三存儲單元和第四存儲單元，所述第四存儲單元和第二存儲單元相連。
[0019]所述配置管理器包括依次連接的配置譯碼器、配置流程控制器和第一存儲單元，所述配置譯碼器用于對來自主控制器的控制指令流進行譯碼，所述配置流程控制器用于根據譯碼后的指令流按時序向第一存儲單元寫入PE陣列的重構方式。
[0020]所述PE陣列包括m
×
n個陣列排列的PE處理單元，相鄰的兩個PE處理單元進行互連形成網格結構；所述PE處理單元根據所述配置管理器配置的任務執行處理。
[0021]所述PE陣列通過橋接單元使相鄰兩列PE處理單元中除與自身平行的PE處理單元相連，以實現快速傅立葉變換功能。
[0022]所述第一存儲單元、第二存儲單元、第三存儲單元和第四存儲單元均為靜態隨機存取存儲器。
[0023]本專利技術解決其技術問題所采用的技術方案是：提供一種上述聲紋處理器的聲紋驗證執行方法，包括以下步驟：
[0024](1)所述配置管理器將所述PE陣列中第1列至第n
?
1列PE處理單元配置為乘加運算，并且第1列至第n
?
1列PE處理單元只橫向傳輸數據；將所述PE陣列中第n列PE處理單元配置為累加運算，并且第n列PE處理單元只縱向傳輸數據；將所述PE陣列中第n列第m行PE處理單元作為輸出；
[0025](2)所述配置管理器將所述PE陣列中的每一個PE處理單元配置為乘加功能，并將相鄰兩列的PE處理單元構建為若干蝶形運算單元；將將所述PE陣列中第n列PE處理單元作為輸出；
[0026](31)所述配置管理器將所述PE陣列中第1列至第n
?
1列PE處理單元配置為乘加運算，并且第1列至第n
?
1列PE處理單元只橫向傳輸數據；將所述PE陣列中第n列PE處理單元配置為累加運算，并且第n列PE處理單元只縱向傳輸數據；將所述PE陣列中第n列第m行PE處理單元作為輸出；(32)所述配置管理器將所述PE陣列中的第1列PE處理單元配置為比較取較大值功能，并且第2列至第n列PE處理單元配置為數據傳輸功能，并且第1列至第n列PE處理單元只橫向傳輸數據；將所述PE陣列中第n列PE處理單元作為輸出；(33)所述配置管理器將所述PE陣列中的每一個PE處理單元配置為數據傳輸功能，并且第1列至第n列PE處理單元只
橫向傳輸數據；將所述PE陣列中第n列PE處理單元作為輸出；
[0027](4)將所述步驟(33)中的輸出結果與數據庫中待驗證數據通過歐氏距離測量實現聲紋驗證。
[0028]有益效果
[0029]由于采用了上述的技術方案，本專利技術與現有技術相比，具有以下的優點和積極效果：本專利技術的可重構音頻處理引擎動態可重構，通過主控器控制配置管理器，配置管理器配置可重構音頻處理引擎的PE陣列的布局布線，在運行時動態重構，達到算法的高效運行；本專利技術的可重構音頻處理引擎具有高度敏捷性，其PE陣列對于不同運算方法之間的本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種聲紋處理器，其特征在于，包括配置管理器、可重構音頻處理引擎和主控制器，所述主控制器通過配置總線和配置管理器雙向互連，所述主控制器通過外部接口和可重構音頻處理引擎雙向互連，所述配置管理器和可重構音頻處理引擎雙向互連；所述可重構音頻處理引擎具有向量點乘、張量乘積、卷積、快速傅立葉變換功能。2.根據權利要求1所述的聲紋處理器，其特征在于，所述可重構音頻處理引擎包括依次連接的第二存儲單元、PE陣列、第三存儲單元和第四存儲單元，所述第四存儲單元和第二存儲單元相連。3.根據權利要求2所述的聲紋處理器，其特征在于，所述配置管理器包括依次連接的配置譯碼器、配置流程控制器和第一存儲單元，所述配置譯碼器用于對來自主控制器的控制指令流進行譯碼，所述配置流程控制器用于根據譯碼后的指令流按時序向第一存儲單元寫入PE陣列的重構方式。4.根據權利要求3所述的聲紋處理器，其特征在于，所述PE陣列包括m
×
n個陣列排列的PE處理單元，相鄰的兩個PE處理單元進行互連形成網格結構；所述PE處理單元根據所述配置管理器配置的任務執行處理。5.根據權利要求4所述的聲紋處理器，其特征在于，所述PE陣列通過橋接單元使相鄰兩列PE處理單元中除與自身平行的PE處理單元相連，以實現快速傅立葉變換功能。6.根據權利要求3所述的聲紋處理器，其特征在于，所述第一存儲單元、第二存儲單元、第三存儲單元和第四存儲單元均為靜態隨機存取存儲器。7.一種采用權利要求1
?
6中任一所述聲紋處理器的聲紋驗證執行方法，其特征...

【專利技術屬性】
技術研發人員：陸芳，卜智勇，楊大全，趙峰，
申請(專利權)人：白盒子上海微電子科技有限公司，
類型：發明
國別省市：