分頻電路及應用其的時鐘模塊、芯片以及計算設備制造技術

本發明專利技術提供一種分頻電路及應用其的時鐘模塊、芯片以及計算設備。分頻電路包括一計數比較單元，用于接收一第一時鐘信號以及一比較參考信號，并輸出一計數信號；一同步單元，用于接收一更新指示信號，并輸出一更新請求信號；一分頻參數更新單元，用于接收所述計數信號、所述更新請求信號以及一分頻參數，并輸出一分頻時鐘使能信號；一門控時鐘單元，用于接收所述第一時鐘信號以及所述分頻時鐘使能信號，并輸出一第二時鐘信號；其中，所述第二時鐘信號的頻率和/或占空比根據所述分頻參數來確定。的頻率和/或占空比根據所述分頻參數來確定。的頻率和/或占空比根據所述分頻參數來確定。

【技術實現步驟摘要】
分頻電路及應用其的時鐘模塊、芯片以及計算設備


[0001]本專利技術涉及一種時鐘分頻電路，尤其涉及一種能夠靈活分頻的分頻電路及應用其的時鐘模塊、芯片及計算設備。

技術介紹

[0002]芯片在工作過程中，需要工作時鐘能提供不同的頻率或不同的占空比，以適應不同的性能需求和功耗要求。
[0003]現有技術中，常用的分頻電路都是基于整數分頻，分頻出來的時鐘頻率和原時鐘為整數倍關系，且分頻出來的時鐘占空比為50％。
[0004]因此，如何能夠提供一種可以實現占空比非50％的任意分頻，靈活適應不同需求的分頻電路實為需要解決的問題。

技術實現思路

[0005]為了解決上述問題，本專利技術提供一種分頻電路及應用其的時鐘模塊、芯片及計算設備，可以實現不同頻率以及任意占空比的時鐘頻率，有效提升計算設備的性能，降低功耗。
[0006]為了實現上述目的，本專利技術提供一種分頻電路，包括一計數比較單元，用于接收一第一時鐘信號以及一比較參考信號，并輸出一計數信號；一同步單元，用于接收一更新指示信號，并輸出一更新請求信號；一分頻參數更新單元，用于接收所述計數信號、所述更新請求信號以及一分頻參數，并輸出一分頻時鐘使能信號；一門控時鐘單元，用于接收所述第一時鐘信號以及所述分頻時鐘使能信號，并輸出一第二時鐘信號；其中，所述第二時鐘信號的頻率和/或占空比根據所述分頻參數來確定。
[0007]上述的分頻電路，其中，所述分頻參數的位數為N，且所述分頻參數中的每一位分別控制所述門控時鐘單元。
[0008]上述的分頻電路，其中，所述第二時鐘信號的類型數量為2
N
。
[0009]上述的分頻電路，其中，所述計數比較單元具有一第一端、一第二端以及一第三端，所述計數比較單元的第一端電性連接至所述第一時鐘信號，所述計數比較單元的第二端電性連接至所述比較參考信號，所述計數比較單元的第三端電性連接至所述計數信號。
[0010]上述的分頻電路，其中，所述計數比較單元進一步包括：
[0011]一計數器，具有一第一端以及一第二端，所述計數器的第一端電性連接至所述第一時鐘信號；
[0012]一比較器，具有一第一端、一第二端以及一第三端，所述比較器的第一端電性連接至所述計數器的第二端，所述比較器的第二端電性連接至所述比較參考信號，所述比較器的第三端電性連接至所述計數信號。
[0013]上述的分頻電路，其中，所述同步單元具有一第一端、一第二端以及一第三端，所述同步單元的第一端電性連接至所述更新指示信號，所述同步單元的第二端電性連接至所
述第一時鐘信號，所述同步單元的第三端電性連接至所述更新請求信號。
[0014]上述的分頻電路，其中，所述同步單元進一步包括：
[0015]一第一觸發器，具有一第一端、一第二端以及一第三端，所述第一觸發器的第一端電性連接至所述更新指示信號，所述第一觸發器的第二端電性連接至所述第一時鐘信號；
[0016]一第二觸發器，具有一第一端、一第二端以及一第三端，所述第二觸發器的第一端電性連接至所述第一觸發器的第三端，所述第二觸發器的第二端電性連接至所述第一時鐘信號；
[0017]一異或門，具有一第一端、一第二端以及一第三端，所述異或門的第一端電性連接至所述第一觸發器的第三端，所述異或門的第二端電性連接至所述第二觸發器的第三端，所述異或門的第三端電性連接至所述更新請求信號。
[0018]上述的分頻電路，其中，所述分頻參數更新單元具有一第一端、一第二端、一第三端、一第四端以及一第五端，所述分頻參數更新單元的第一端電性連接至所述計數信號，所述分頻參數更新單元的第二端電性連接至所述更新請求信號，所述分頻參數更新單元的第三端電性連接至所述第一時鐘信號，所述分頻參數更新單元的第四端電性連接至所述分頻參數，所述分頻參數更新單元的第五端電性連接至所述分頻時鐘使能信號。
[0019]上述的分頻電路，其中，所述分頻參數更新單元進一步包括：
[0020]一維持電路，用于接收所述計數信號和所述更新請求信號并輸出一更新保持信號；
[0021]一參數更新電路，用于接收所述計數信號、所述更新保持信號以及所述分頻參數，并輸出所述分頻時鐘使能信號。
[0022]上述的分頻電路，其中，所述維持電路包括：
[0023]一第一反向器，具有一第一端以及一第二端，所述第一反向器的第一端電性連接至所述計數信號；
[0024]一第一與門，具有一第一端、一第二端以及一第三端，所述第一與門的第一端電性連接至所述第一反向器的第二端，所述第一與門的第二端電性連接至所述更新保持信號；
[0025]一第一或門，具有一第一端、一第二端以及一第三端，所述第一或門的第一端電性連接至所述第一與門的第三端，所述第一或門的第二端電性連接至所述更新請求信號；
[0026]一第三觸發器，具有一第一端、一第二端以及一第三端，所述第三觸發器的第一端電性連接至所述第一或門的第三端，所述第三觸發器的第二端電性連接至所述第一時鐘信號，所述第三觸發器的第三端電性連接至所述更新保持信號。
[0027]上述的分頻電路，其中，所述參數更新電路包括：
[0028]一第二與門，具有一第一端、一第二端以及一第三端，所述第二與門的第一端電性連接至所述更新保持信號，所述第二與門的第二端電性連接至所述計數信號；
[0029]一選通器，具有一第一端、一第二端、一第三端以及一控制端，所述選通器的第一端電性連接至所述分頻參數，所述選通器的控制端電性連接至所述第二與門的第三端；
[0030]一移位寄存器，具有一第一端、一第二端以及一第三端，所述移位寄存器的第一端電性連接至所述選通器的第三端，所述移位寄存器的第二端電性連接至所述第一時鐘信號，所述移位寄存器的第三端電性連接至所述選通器的第二端，且所述移位寄存器的第三端電性連接至所述分頻時鐘使能信號。
[0031]上述的分頻電路，其中，所述門控時鐘單元具有一第一端、一第二端以及一第三端，所述門控時鐘單元的第一端電性連接至所述分頻時鐘使能信號，所述門控時鐘單元的第二端電性連接至所述第一時鐘信號，所述門控時鐘單元的第三端電性連接至所述第二時鐘信號。
[0032]上述的分頻電路，其中，所述比較參考信號由所述分頻參數更新單元提供。
[0033]上述的分頻電路，其中，所述分頻參數更新單元具有一第一端、一第二端、一第三端、一第四端、一第五端以及一第六端，所述分頻參數更新單元的第一端電性連接至所述計數信號，所述分頻參數更新單元的第二端電性連接至所述更新請求信號，所述分頻參數更新單元的第三端電性連接至所述第一時鐘信號，所述分頻參數更新單元的第四端電性連接至所述分頻參數，所述分頻參數更新單元的第五端電性連接至一當前分頻參數，所述分頻參數更新單元的第六端電性連接至所述分頻時鐘使能信號。
[0034]上述的分頻電路，其中，所述分頻參數更新單元進一步包括：
[0035]一維持電路，用于接收所述計數信號和所述更本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種分頻電路，其特征在于，包括：一計數比較單元，用于接收一第一時鐘信號以及一比較參考信號，并輸出一計數信號；一同步單元，用于接收一更新指示信號，并輸出一更新請求信號；一分頻參數更新單元，用于接收所述計數信號、所述更新請求信號以及一分頻參數，并輸出一分頻時鐘使能信號；一門控時鐘單元，用于接收所述第一時鐘信號以及所述分頻時鐘使能信號，并輸出一第二時鐘信號；其中，所述第二時鐘信號的頻率和/或占空比根據所述分頻參數來確定。2.如權利要求1所述的分頻電路，其特征在于：所述分頻參數的位數為N，且所述分頻參數中的每一位分別控制所述門控時鐘單元。3.如權利要求2所述的分頻電路，其特征在于：所述第二時鐘信號的類型數量為2
N
。4.如權利要求1所述的分頻電路，其特征在于：所述計數比較單元具有一第一端、一第二端以及一第三端，所述計數比較單元的第一端電性連接至所述第一時鐘信號，所述計數比較單元的第二端電性連接至所述比較參考信號，所述計數比較單元的第三端電性連接至所述計數信號。5.如權利要求4所述的分頻電路，其特征在于：所述計數比較單元進一步包括：一計數器，具有一第一端以及一第二端，所述計數器的第一端電性連接至所述第一時鐘信號；一比較器，具有一第一端、一第二端以及一第三端，所述比較器的第一端電性連接至所述計數器的第二端，所述比較器的第二端電性連接至所述比較參考信號，所述比較器的第三端電性連接至所述計數信號。6.如權利要求1所述的分頻電路，其特征在于：所述同步單元具有一第一端、一第二端以及一第三端，所述同步單元的第一端電性連接至所述更新指示信號，所述同步單元的第二端電性連接至所述第一時鐘信號，所述同步單元的第三端電性連接至所述更新請求信號。7.如權利要求6所述的分頻電路，其特征在于：所述同步單元進一步包括：一第一觸發器，具有一第一端、一第二端以及一第三端，所述第一觸發器的第一端電性連接至所述更新指示信號，所述第一觸發器的第二端電性連接至所述第一時鐘信號；一第二觸發器，具有一第一端、一第二端以及一第三端，所述第二觸發器的第一端電性連接至所述第一觸發器的第三端，所述第二觸發器的第二端電性連接至所述第一時鐘信號；一異或門，具有一第一端、一第二端以及一第三端，所述異或門的第一端電性連接至所述第一觸發器的第三端，所述異或門的第二端電性連接至所述第二觸發器的第三端，所述異或門的第三端電性連接至所述更新請求信號。8.如權利要求1所述的分頻電路，其特征在于：所述分頻參數更新單元具有一第一端、一第二端、一第三端、一第四端以及一第五端，所述分頻參數更新單元的第一端電性連接至所述計數信號，所述分頻參數更新單元的第二端電性連接至所述更新請求信號，所述分頻參數更新單元的第三端電性連接至所述第一時鐘信號，所述分頻參數更新單元的第四端電性連接至所述分頻參數，所述分頻參數更新單元的第五端電性連接至所述分頻時鐘使能信
號。9.如權利要求8所述的分頻電路，其特征在于：所述分頻參數更新單元進一步包括：一維持電路，用于接收所述計數信號和所述更新請求信號并輸出一更新保持信號；一參數更新電路，用于接收所述計數信號、所述更新保持信號以及所述分頻參數，并輸出所述分頻時鐘使能信號。10.如權利要求9所述的分頻電路，其特征在于：所述維持電路包括：一第一反向器，具有一第一端以及一第二端，所述第一反向器的第一端電性連接至所述計數信號；一第一與門，具有一第一端、一第二端以及一第三端，所述第一與門的第一端電性連接至所述第一反向器的第二端，所述第一與門的第二端電性連接至所述更新保持信號；一第一或門，具有一第一端、一第二端以及一第三端，所述第一或門的第一端電性連接至所述第一與門的第三端，所述第一或門的第二端電性連接至所述更新請求信號；一第三觸發器，具有一第一端、一第二端以及一第三端，所述第三觸發器的第一端電性連接至所述第一或門的第三端，所述第三觸發器的第二端電性連接至所述第一時鐘信號，所述第三觸發器的第三端電性連接至所述更新保持信號。11.如權利要求9所述的...

【專利技術屬性】
技術研發人員：李瑞征，王潤澤，孫剛，張楠賡，
申請(專利權)人：杭州嘉楠耘智信息科技有限公司，
類型：發明
國別省市：