一種可驗證疊層順序的電路板，包含一個導電層單元、一個絕緣層單元及一個測量單元。該導電層單元具有至少三層相堆疊的導電層。該絕緣層單元具有至少兩層絕緣層，分別夾設于該導電層單元的任意兩層相鄰導電層之間。該測量單元包括一條相同寬度的測量線、一個完整連續的參考面及一個間隙。該測量線、該參考面及該間隙依序設置在該導電層單元的任意三層連續導電層的同一相對位置上，且該測量線位于該間隙的一個投影區域內。當該電路板的導電層單元的疊層順序錯誤時，該測量單元的特性阻抗會偏移正常值。
【技術實現步驟摘要】
本專利技術涉及一種可驗證疊層順序的電路板，特別是指一種利用特性阻抗測量來驗證疊層順序的電路板。
技術介紹
如圖1所示，一般的多層電路板包括一個導電層單元5及一個絕緣層單元6。該導電層單元5由銅箔制成，且用于傳遞信號、接地及供應電源，并具有至少三層相堆疊的導電層51。該絕緣層單元6具有至少二層絕緣層61，分別夾設于該導電層單元5的任兩層相鄰導電層51之間。每一層絕緣層61呈半透明狀，并用于防止該導電層單元5的各導電層51間的電源短路或信號干擾。一般是用該導電層單元5的導電層51的數目來稱呼該多層電路板，例如當該導電層單元5具有六層導電層51時，該多層電路板被稱為六層電路板。當多層電路板的導電層單元5的疊層順序錯誤時，會造成傳遞信號的線與其參考層的關系改變，特性阻抗(Characteristic Impedance)偏移，甚至電路間的電磁干擾，而組裝加工后的成品也不會工作，必須銷毀，浪費大量生產成本及時間。如圖2所示，臺灣省專利公告編號540963公開了一種可驗證電路板疊層順序的結構。以一個六層電路板為例，該導電層單元5具有六層由上而下堆疊的導電層51。該絕緣層單元6具有五層分別夾設于該導電層單元5的任兩層相鄰導電層51之間的絕緣層61。該結構包含兩個矩形觀視孔10及兩組驗證結構30。所述觀視孔10分別開設在位于最外側的二層導電層51的同一相對位置處。每一個觀視孔10包括兩個相同面積的觀視區域12、14。所述驗證結構30分別設置在位于內側的導電層51與所述觀視區域12、14同一相對位置處，且依序向下錯開一個導電層51。每一組驗證結構30包括一個上遮蔽區塊31、一個指示標記33及一個下遮蔽區塊35，分別依序由上而下設置在位于內側的任意三層連續導電層51上。該上、下遮蔽區塊31、35可遮蔽該觀視區域12、14的一半，且呈錯位設置。當該六層電路板導電層單元5的疊層順序正確時，由上方或下方觀視孔10所顯現的指示標記33恰好有部分被上、下遮蔽區31、35所遮蔽，如圖3所示。當疊層順序錯誤時，由上方或下方觀視孔10所顯現的指示標記33至少一個會沒有被遮蔽或完全被遮蔽。由于此法是利用所述絕緣層61呈半透明狀可透光，在照光時，可由人工檢視所述指示標記33來判斷多層電路板導電層單元5的疊層順序是否有錯誤。當電路板的層數不斷增加時，透光度越來越差，會造成人工檢視上的困難。另外，臺灣省專利公告編號565104公開了一種多層電路板的疊合檢知裝置。該裝置利用該導電層單元5的各導電層51的識別記號不同及該絕緣層單元6的各絕緣層61的厚度不同，在疊合過程中，同時監控目前疊層的識別記號及疊合厚度是否吻合預設值，以判斷多層電路板的疊層順序是否有錯誤。由于此法必須使用特殊的檢知裝置才能檢測疊層順序是否有錯誤，購買會造成成本的增加。而隨著技術的進步，多層電路板的尺寸及厚度越來越小，對該檢知裝置的精度要求也越來越高。當該檢知裝置的精度不夠時，會造成無法檢測。
技術實現思路
本專利技術的目的在于提供一種可直接測量本身的特性阻抗來檢知疊層順序是否錯誤的可驗證疊層順序的電路板。本專利技術可驗證疊層順序的電路板包含一個導電層單元、一個絕緣層單元及一個測量單元，其特征在于該導電層單元具有至少三層相堆疊的導電層。該絕緣層單元具有至少兩層絕緣層，分別夾設于該導電層單元的任意兩層相鄰導電層之間。該測量單元包括一條相同寬度的測量線、一個完整連續的參考面及一個間隙，該測量線、該參考面及該間隙分別依序設置在該導電層單元的任意三層連續導電層的同一相對位置上，且該測量線位于該間隙的一個投影區域內。本專利技術可驗證疊層順序的電路板可達到直接測量電路板本身的特性阻抗來檢知疊層順序是否錯誤的功效。附圖說明下面結合附圖及實施例對本專利技術進行詳細說明圖1是一個六層電路板的剖面圖；圖2是立體分解圖，說明一般可驗證電路板疊層順序的結構用于一個六層電路板的情形；圖3是俯視圖，說明一般可驗證電路板疊層順序的結構用于一個六層電路板且疊層順序正確的情形；圖4是立體分解圖，說明本專利技術可驗證疊層順序的電路板的優選實施例是一個四層電路板的情形；圖5是表面微帶模型的剖面圖；圖6是嵌式微帶模型的剖面圖；圖7是偏移帶狀線模型的剖面圖；圖8是立體分解圖，說明該優選實施例是一個六層電路板的情形；圖9是立體分解圖，說明該優選實施例是一個六層電路板的情形；圖10是立體分解圖，說明該優選實施例是一個八層電路板的情形；圖11是立體分解圖，說明該優選實施例是一個八層電路板的情形。具體實施例方式如圖4所示，本專利技術可驗證疊層順序的電路板的優選實施例可直接測量電路板本身的特性阻抗，進而檢知疊層順序是否錯誤。該電路板包含一個導電層單元5、一個絕緣層單元6及至少一個測量單元4(圖中只繪出一個測量單元4，以便清楚地說明)。該導電層單元5用于傳遞信號、接地及供應電源，并具有至少三層相堆疊的導電層51。該絕緣層單元6具有至少兩層絕緣層61，分別夾設于該導電層單元5的任意兩層相鄰導電層51之間。每一層絕緣層61用于防止其相鄰導電層51間的電源短路或信號干擾。該測量單元4包括一條相同寬度的測量線41、一個完整連續的參考面42、一個間隙43及分別與該測量線41和該參考面42連接的兩個測量點44、45。該測量線41、該參考面42及該間隙43分別依序設置在該導電層單元5的任意三層連續導電層51的同一相對位置上，且該測量線41位于該間隙43的一個投影區域內。該兩個測量點44、45設置在位于最外側的二層導電層51的其中一層。而每一層位于內側的導電層至少設置有該信號線41、該參考面42及該間隙43的其中一個。該測量線41可以是一條只用于測試的線，也可以利用該導電層單元5原有且用于傳遞信號的線，以節省該測量單元4在該電路板上所占的面積。該間隙43也可以是形狀及相對位置與該測量線41相同，但是其寬度不小于該測量線41的寬度。經由該兩個測量點44、45可直接測量到該測量單元4的特性阻抗，如果測量所得的特性阻抗偏移正常值(也就是該電路板設計時可計算得知的阻抗值)，就判定該電路板的導電層單元5的疊層順序錯誤，必須進行進一步的篩檢處理。以下說明該電路板的導電層單元5的疊層順序錯誤如何造成該測量單元4的特性阻抗偏移正常值。如圖5到7所示，該測量單元4的測量線41與參考面42構成一條傳輸線(Transmission Line)，位于該測量線41一側或兩側的絕緣層61構成一個介電膜49，且該測量線41與該參考面42間可測量到一個特性阻抗。如圖5所示，當該測量線41設置在位于最外側的二層導電層51的其中一層時，該特性阻抗使用表面微帶(Surface Microstrip)模型來估算，受該測量線41的寬度W與厚度T及該介電膜49的厚度H與介電常數(Dielectric Constant)εr影響。如圖6與圖7所示，當該測量線41設置在位于內側的導電層51時，該特性阻抗使用嵌式微帶(Embedded Microstrip)模型或偏移帶狀線(Offset Stripline)模型來估算，受該測量線41的寬度W與厚度T、該介電膜49的厚度H與介電常數εr及該測量線41與該參考面42的距離H1影響。該兩個模型的差異在于該偏移帶狀線模型較該嵌式微帶模型多了另一個測量單元4的參考面42本文檔來自技高網...
【技術保護點】
一種可驗證疊層順序的電路板，其特征在于：該可驗證疊層順序的電路板包含：一個導電層單元，具有至少三層相堆疊的導電層；一個絕緣層單元，具有至少兩層絕緣層，分別夾設于該導電層單元的任意兩層相鄰導電層之間；及一個測量 單元，包括一條相同寬度的測量線、一個完整連續的參考面及一個間隙，該測量線、該參考面及該間隙分別依序設置在該導電層單元的任意三層連續導電層的同一相對位置上，且該測量線位于該間隙的一個投影區域內。
【技術特征摘要】
【專利技術屬性】
技術研發人員：沈英至，
申請(專利權)人：環隆電氣股份有限公司，
類型：發明
國別省市：71[中國|臺灣]
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。