本發明專利技術公開了一種基于數字信號隔離的電壓傳感器。相較于隔離放大器法的電壓傳感器，增加了ADC、DAC和邏輯電路等電路，使得其從模擬信號的相互隔離，變為了數字信號的相互隔離。由于ADC與DAC時序可能存在較大差異，因此，通過邏輯電路對串行數據輸出adc_sdo_1、數據時鐘adc_sck_1以及ADC忙信號adc_busy_1/ADC使能信號adc_cs_1進行信號同步緩沖以及額外延遲等時序調整，使得ADC輸出滿足DAC輸入時序滿足要求，實現基于數字信號隔離的電壓變換。由于使用數字信號隔離，結合高性能的ADC和DAC芯片，使得電壓變換的準確度得以提高，增益溫度漂移系數得以減小，本發明專利技術具有顯著的性能優勢。勢。
【技術實現步驟摘要】
一種基于數字信號隔離的電壓傳感器
[0001]本專利技術屬于電壓傳感器
，更為具體地講，涉及一種基于數字信號隔離的電壓傳感器。
技術介紹
[0002]電壓傳感器是把大電壓變換為信號電路能直接處理的小電壓或小電流(0
?
20mA或4
?
20mA)。電壓傳感器的輸入端和輸出端具有電氣隔離功能，以保證輸出信號端的安全性；同時還具有較高的共模抑制比，從而減小輸入端浮動的參考信號對輸出端信號的干擾，保證使用的通用性和便利性。
[0003]在原理上，現有電壓傳感器一般采用以下兩種方式實現：
[0004]1、霍爾元件法
[0005]在輸入端串入大電阻，把電壓轉換為電流；電流流過繞制磁芯上的線圈，轉換為磁場；在磁芯開口處垂直方向裝配霍爾元件，把磁場轉換為電壓。繞制在磁芯上的線圈帶絕緣涂層，裝配時霍爾片和磁芯之間也相互絕緣，從而在電流
?
磁場
?
電壓轉換時實現電氣隔離。上述的電流、磁場、電壓信號均為模擬信號。
[0006]2、隔離放大器法
[0007]前級電路通過衰減、放大、濾波等電路把大電壓轉換為小電壓，然后送入隔離放大器芯片，隔離放大器芯片輸出端和輸入端均為電壓信號，且呈一定比例關系。隔離放大器輸入端和輸出端均為模擬信號，且相互隔離。
[0008]上述兩種電壓傳感器實現形式，均為模擬信號隔離方案。在性能上，霍爾元件法準確度可達到1％，增益溫度漂移系數可達到200ppm/℃；隔離放大器法準確度可達到0.3％，增益溫度漂移系數可達到50ppm/℃。
技術實現思路
[0009]本專利技術的目的在于克服現有技術的不足，提供一種基于數字信號隔離的電壓傳感器，以提高準確度，減小增益溫度漂移系數。
[0010]為實現上述專利技術目的，本專利技術基于數字信號隔離的電壓傳感器，其特征在于，包括：
[0011]調理電路，用于對輸入電壓進行調理，使其符合ADC采樣的要求；
[0012]模數轉換器即ADC，其數據接口為SPI協議，用于對經過調理電路調理后的輸入電壓進行模數轉換，得到串行數據輸出adc_sdo并連接到數字隔離器；
[0013]數字隔離器，串行數據輸出adc_sdo經過數字隔離器隔離后傳輸到邏輯電路；
[0014]邏輯電路，用于產生ADC所需的采樣時鐘adc_cnv和SPI數據傳輸時鐘adc_sck，如果ADC沒有ADC忙信號adc_busy，則還需要產生ADC使能信號adc_cs；
[0015]邏輯電路除了用于產生上述ADC輸入時序，還用于調整ADC輸出信號的時序，以滿足DAC的時序要求，具體而言：邏輯電路產生的SPI數據傳輸時鐘adc_sck_0經過數字隔離器
隔離后分為兩路，一路作為SPI數據傳輸時鐘adc_sck送入ADC中，另一路經過數字隔離器隔離后得到adc_sck_1，返回邏輯電路進行同步緩沖后作為DAC的時鐘dac_sck；
[0016]如果邏輯電路還產生了ADC使能信號adc_cs_0，則同樣，經過數字隔離器隔離后分為兩路，一路作為ADC使能信號adc_cs送入ADC中，另一路經過數字隔離器隔離后得到adc_cs_1，返回邏輯電路進行同步緩沖后作為DAC的使能信號dac_cs輸入DAC中；
[0017]如果ADC有ADC忙信號adc_busy，則將其輸出到數字隔離器，經隔離后得到adc_busy_1，送入邏輯電路進行同步緩沖后作為DAC的使能信號dac_cs輸入DAC中；
[0018]經過隔離后的串行數據輸出adc_sdo_1在邏輯電路進行同步緩沖后作為DAC的串行數據輸入dac_sdi輸入DAC中。送入DAC的SPI使能信號dac_cs、時鐘信號dac_sck和數據信號dac_sdi需要滿足一定時序要求，其中dac_cs相對于其他兩路信號時序簡單，在設計時比較容易滿足。若ADC和DAC工作在較高采樣率時，經隔離后送入邏輯電路的信號adc_sck_1和adc_sdo_1只做緩沖處理，通常無法滿足DAC時序要求，還需要做額外的相對延時處理，以滿足以下時序要求：
[0019]T
c
?
t1?
t
DS
≥t2[0020]t0?
t
DS
≥t3[0021]其中，T
c
為SPI數據傳輸時鐘adc_sck的周期，t0為ADC的當前位數據最小保持時間值，t1為ADC的下一位數據最大生效時間，t2為DAC的最小數據建立時間，t3為DAC的最小數據保持時間，t
DS
為數字隔離器同方向不同通道間的延遲差；
[0022]數模轉換器即DAC，其數據接口為SPI協議，用于在DAC的時鐘dac_sck控制下，當DAC的使能信號dac_cs使能時，將串行數據輸入dac_sdi恢復為模擬信號；
[0023]輸出濾波器，為低通濾波器，用于對DAC恢復出的階梯狀模擬信號進行高頻雜波濾除，得到與輸入電壓相應的輸出電壓，完成電壓變換。其中，輸出濾波器的截止角頻率應大于輸入電壓的角頻率ω
M
，且小于ω
S
?
ω
M
，角頻率ω
S
為采樣時鐘adc_cnv的角頻率。
[0024]本專利技術的目的是這樣實現的。
[0025]本專利技術基于數字信號隔離的電壓傳感器相較于隔離放大器法的電壓傳感器，增加了ADC、DAC和邏輯電路等電路，使得其從模擬信號的相互隔離，變為了數字信號的相互隔離。由于ADC與DAC時序可能存在較大差異，不能將數字隔離器隔離后的ADC串行數據輸出adc_sdo_1與DAC串行數據輸入dac_sdi，ADC數據時鐘adc_sck_1與DAC數據時鐘dac_sck以及ADC忙信號adc_busy_1/ADC使能信號adc_cs_1與DAC使能信號dac_cs直接連接起來。因此，通過邏輯電路對串行數據輸出adc_sdo_1、數據時鐘adc_sck_1以及ADC忙信號adc_busy_1/ADC使能信號adc_cs_1進行信號同步緩沖以及額外延遲等時序調整，使得ADC輸出滿足DAC輸入時序滿足要求，實現基于數字信號隔離的電壓變換。由于使用數字信號隔離，結合高性能的ADC和DAC芯片，使得電壓變換的準確度得以提高，增益溫度漂移系數得以減小，本專利技術具有顯著的性能優勢。
附圖說明
[0026]圖1是本專利技術基于數字信號隔離的電壓傳感器一種具體實施方式原理示意圖；
[0027]圖2是沖激串函數采樣過程示意圖，其中，(a)為輸入電壓的頻域圖，(b)為沖激串函數的頻域圖，(c)為輸入電壓采樣信號的頻譜圖(未混疊)，(d)為輸入電壓采樣信號的頻
譜圖(混疊)；
[0028]圖3是圖1所示中ADC、數字隔離器、邏輯電路以及DAC的信號連接示意圖，其中，(a)為ADC有ADC忙信號adc_busy的情形，(b)為ADC沒有ADC忙信號adc_busy本文檔來自技高網...
【技術保護點】
【技術特征摘要】
1.一種基于數字信號隔離的電壓傳感器，其特征在于，包括：調理電路，用于對輸入電壓進行調理，使其符合ADC采樣的要求；模數轉換器即ADC，其數據接口為SPI協議，用于對經過調理電路調理后的輸入電壓進行模數轉換，得到串行數據輸出adc_sdo并連接到數字隔離器；數字隔離器，串行數據輸出adc_sdo經過數字隔離器隔離后傳輸到邏輯電路；邏輯電路，用于產生ADC所需的采樣時鐘adc_cnv和SPI數據傳輸時鐘adc_sck，如果ADC沒有ADC忙信號adc_busy，則還需要產生ADC使能信號adc_cs；邏輯電路除了用于產生上述ADC輸入時序，還用于調整ADC輸出信號的時序，以滿足DAC的時序要求，具體而言：邏輯電路產生的SPI數據傳輸時鐘adc_sck_0經過數字隔離器隔離后分為兩路，一路作為SPI數據傳輸時鐘adc_sck送入ADC中，另一路經過數字隔離器隔離后得到adc_sck_1，返回邏輯電路進行同步緩沖后作為DAC的時鐘dac_sck；如果邏輯電路還產生了ADC使能信號adc_cs_0，則同樣，經過數字隔離器隔離后分為兩路，一路作為ADC使能信號adc_cs送入ADC中，另一路經過數字隔離器隔離后得到adc_cs_1，返回邏輯電路進行同步緩沖后作為DAC的使能信號dac_cs輸入DAC中；如果ADC有ADC忙信號adc_busy，則將其輸出到數字隔離器，經隔離后得到adc_busy_1，送入邏輯電路進行同步緩沖后作為DAC的使能信號dac_cs輸入DAC中；經過隔離后的串行數據輸出adc_sdo_1在邏輯電路進行同步緩沖后作為DAC的串行數據輸入dac_sdi輸入DAC中。送入DAC的SPI使能信號dac_cs、時鐘信號dac_sck和數據信號dac_sdi需要滿足一定時序要求，...
【專利技術屬性】
技術研發人員：茍軒，王厚軍，程玉華，馬旭光，徐敬松，鄒松庭，
申請(專利權)人：電子科技大學，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。