柵極驅動電路包括級聯的多個級，每一級都包括上拉部、進位部、上拉驅動部、保持部和反相器。上拉部將柵極電壓上拉至輸入時鐘。進位部將進位電壓上拉至輸入時鐘。上拉驅動部連接至進位部和上拉部所共用的控制端子（“Ｑ節點”），并接收來自前一級的前一進位電壓以使上拉部和進位部導通。保持部將柵極電壓保持在截止電壓，以及反相器基于反相器時鐘來控制使保持部導通或截止。反相器時鐘在給定的水平掃描周期（“ＩＨ”）內的高電平在時間上領先于輸入時鐘的高電平預定時間間隔。
【技術實現步驟摘要】
本專利技術涉及柵極驅動電路以及包括柵極驅動電路的顯示設備。 更具體地，本專利技術涉及充分改善了其輸出特性的柵極驅動電路、以 及包括該柵極驅動電路的顯示設備。
技術介紹
通常，液晶顯示器包括用于在其上顯示想要的圖像的液晶顯示 面板。液晶顯示面板包括下部襯底、面向下部襯底的上部襯底、以 及介于下部襯底和上部襯底之間的液晶層。液晶顯示面板還包括多 條柵極線、多條數據線、和多個像素。多個像素中的每一個都連接 至多條柵極線中相應的柵極線以及多條數據線中相應的數據線。柵 極驅動電路將選通信號輸出至各條柵極線，并且其通過例如薄膜工 藝直4妄形成在液晶顯示面纟反上。柵極驅動電路通常包括移位寄存器，該移位寄存器包括多個 級，多個級中的每個級都一個接一個地進行連接，即，級聯。每一 級都包括多個晶體管，這些晶體管將柵極電壓輸出至相應的柵極 線。更具體地，每一級都包括上拉晶體管，該上拉晶體管連接至柵 極線以將柵極電壓輸出至相應的4冊極線。在現有技術中的柵極驅動電路中，上拉晶體管的控制端子連接至每一級中的Q節點。具體地，在柵極電壓保持在高態(high state, 例如，高電平)的水平掃描周期("1H，，)期間，Q節點保持在比上 拉晶體管的閾值電壓大的導通電壓的電位。因而，在1H周期期間， 從上拉晶體管輸出的柵極電壓保持在導通電壓電平。相反，在柵極 電壓保持在低態(low state,例如，低電平)的前一周期(例如，(n-l ) H周期)內，Q節點保持在小于上拉晶體管的閾值電壓的截止電壓 電平。因此，在(n-l)H周期期間，從上拉晶體管輸出的柵極電壓 保持在截止電壓電平。同時，在現有技術中的柵極驅動電路中，當在(n-l)H周期期 間將輸入時鐘輸入至柵極驅動電路的瞬變時刻，Q節點處的電位產 生紋波。當Q節電的電位產生紋波時，從上拉晶體管輸出的柵極電 壓也在(n-l) H周期期間產生紋波。為了防止從上拉晶體管輸出的柵極電壓產生紋波，現有技術中 的柵極驅動電路需要保持晶體管和反相器，該保持晶體管在(n-l) H周期期間將柵極電壓保持在截止電壓電平，而該反相器基于輸入 時鐘來控制保持晶體管的導通和截止操作。反相器基于輸入時鐘輸 出輸入時鐘的高電平和低電平中的 一個作為其輸出信號。保持晶體 管響應于處于高電平的該輸出信號而向上拉晶體管的輸出端子施 加截止電壓。因此，柵極電壓被保持在截止電壓電平。然而，由于信號延遲，直到在輸入時鐘被輸入至反相器的時刻 之后經過信號延遲時間之前，保持晶體管不能將柵極電壓保持在截 止電壓電平。因此，現有技術中的柵極驅動電路不能將在輸入時鐘 的瞬變時刻產生的柵4及電壓的紋波分量保持在截止電壓電平。因而，期望開發 一 種能夠防止柵極電壓紋波的柵極驅動電路。
技術實現思路
本專利技術提供了 一種有效防止柵極電壓紋波的柵極驅動電路。本專利技術還4是供了 一種包4舌有歲丈防止其中的4冊才及電壓紋波的才冊 才及馬區動電^各的顯示i殳備。根據本專利技術的示例性實施例，柵極驅動電路包括級聯的多個級。多個級中的每一個級都包括上^立部、進位部(cany part )、上才立 驅動部、4呆持部和反相器。上拉部將柵極電壓上拉至輸入時鐘。進位部將進位電壓上拉至輸入時鐘。上拉驅動部連4妄至進位部和上4立部的控制端子("Q節 點，，)，并4矣收來自前一級的前一進4立電壓以<吏上4立部和進4立部導 通。保持部將4冊極電壓保持在截止電壓。反相器基于反相器時鐘而 使保持部導通或截止。反相器時鐘在給定的水平掃描周期("IH") 內的高電平在時間上領先于輸入時鐘在所述給定的水平掃描周期 (1H)內的高電平預定時間間隔。在本專利技術的可替換示例性實施例中， 一 種顯示i殳備包括顯示 部、凄t據驅動電^各和棚-才及驅動電^各。顯示部基于柵^及電壓和凄t據電 壓顯示圖像。數據驅動電路向顯示部施加數據電壓。柵極驅動電路 包括級聯的多個級，這些級向顯示部順序地施加柵極電壓。這些級 中的每一級都包括上拉部、進位部、下拉部、上拉驅動部、保持部 和反相器。在水平掃描周期(1H)期間，上拉部將柵4及電壓上4立至輸入時 鐘。在水平掃描周期(1H)期間，進位部將進位電壓上拉至輸入時 鐘。下拉部接收來自后一級的后一柵極電壓，以使柵極電壓降低至 截止電壓。上拉驅動部連接至上拉部和進位部的控制端子("Q節10點，，)，并4妾收來自前一級的前一進<立電壓以4吏上4立部和進4立部導 通，并且基于后一柵極電壓使上拉部和進位部截止。保持部將柵極 電壓保持在截止電壓。反相器基于反相器時鐘使保持部導通或截止。給定的水平掃描周期(IH)內的反相器時鐘的高電平在時間上 領先于輸入時鐘在給定的水平掃描周期(1H)內的高電平預定時間間隔。在本專利技術的另 一個示例性實施例中， 一種驅動包括級聯的多個 級的柵極驅動電路的方法包括利用上拉部將柵極電壓上拉至輸入 時鐘；利用進位部將進位電壓上拉至輸入時鐘；將進位部和上拉部 所共用的控制端子(Q節點)連接至上拉驅動部；利用上拉驅動部 4妻#:來自前一級的前一進4立電壓，以4吏上4i部和進4立部導通；利用 保持部將柵4及電壓4呆持在截止電壓；以及基于反相器時鐘通過反相 器使保持部導通或截止。反相器時鐘在給定的水平掃描周期(IH)內的高電平在時間上 領先于輸入時鐘在給定的水平掃描周期1H內的高電平預定時間間隔。因此，根據本專利技術的示例性實施例，柵極驅動電路包括反相器， 其基于反相器時鐘控制保持晶體管，其中，該反相器時鐘在時間上 領先于輸入時鐘預定時間間隔。因此，有效防止了在輸入時鐘的瞬 變時刻之后出現來自保持晶體管的截止電壓的輸出時刻。從而，根 據示例性實施例的柵極驅動電路將在輸入時鐘的瞬變時刻產生的 紋波電壓保持在截止電壓，例如，充分減小和/或有效防止紋波電壓。附圖說明通過參照附圖描述本專利技術的其他詳細的示例性實施例，本專利技術 的上述和其4也方面、特4正和優點將變得更加顯而易見，附圖中ii圖1是^4居本專利技術的示例性實施例的顯示裝置的平面圖2是圖1所示的#4居本專利技術的示例性實施例的顯示裝置的才冊 極驅動電路的框圖3是圖2所示的根據本專利技術的示例性實施例的顯示裝置的柵 極驅動電^各的一個級的示意電路圖4是電壓與時間的關系曲線圖，其示出現有技術中的柵極驅 動電路中的Q節點處的電位以及反相器的輸出波形；圖5是示出圖4的部分"A"的》文大示圖6是示出圖3所示的^4居本專利技術示例性實施例的顯示裝置的 柵極驅動電路的輸入至反相器的輸入的信號時序圖7是電壓與時間的關系曲線圖，其示出了在現有技術中的柵 才及驅動電路中每一級的Q節點處的電位以及,人每一級輸出的4冊才及 電壓的^T出波形；圖8是電壓與時間的關系曲線圖，其示出在4艮據本專利技術示例性 實施例的柵極驅動電路中每一級的Q節點處的電位以及從每一級 輸出的柵極電壓的輸出波形；圖9是電壓與時間的關系曲線圖，其示出現有技術中的柵極驅 動電路中每一級的Q節點處的紋波電壓；以及圖10是電壓與時間的關系曲線圖，其示出才艮據本專利技術示例性 實施例的柵極驅動電路中每一級的Q節點處的纟丈波電壓。1具體實施例方式下面將參照附圖詳細地描述本專利技術，其中，示出了本專利技術的示 例性實施例。然而，本專利技術可以以多種不同的形式來實現，并且不 應該被解釋為限于本文中闡述的各實本文檔來自技高網...
【技術保護點】
一種柵極驅動電路，包括多個級，多個所述級彼此級聯，且每個所述級均包括： 上拉部，用于將柵極電壓上拉至輸入時鐘； 進位部，用于將進位電壓上拉至所述輸入時鐘； 上拉驅動部，連接至所述進位部和所述上拉部所共用的控制端子（Ｑ節點） ，所述上拉驅動部用于接收來自前一所述級的前一進位電壓以使所述上拉部和所述進位部導通； 下拉部，用于接收來自下一所述級的下一柵極電壓以將所述柵極電壓降低至截止電壓； 保持部，用于將所述柵極電壓保持在截止電壓；以及 反相器，用 于基于反相器時鐘使所述保持部導通或截止， 其中，所述反相器時鐘在給定水平掃描周期（１Ｈ）內的高電平在時間上領先于所述輸入時鐘在所述給定的水平掃描周期（１Ｈ）內的高電平一個預定時間間隔。
【技術特征摘要】
...
【專利技術屬性】
技術研發人員：李洪雨，李鐘煥，金汎俊，金圣萬，金圭泰，張敬俊，
申請(專利權)人：三星電子株式會社，
類型：發明
國別省市：KR[韓國]
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。