一種耦合雙電感的制備組裝結構制造技術

本實用新型專利技術揭示了一種耦合雙電感的制備組裝結構，由立體外形相互鏡像的第一磁芯、第二磁芯及兩個電感導體整裝成型。其中第一磁芯靠外側的表面平整，靠內側表面的中部設有長方形的第一凸臺及其兩旁側隔空所設的側壁；而第一電感導體為由帶絕緣層的扁平漆包線彎折成型為開口環狀并貼合地包裹第一凸臺，且底端相對彎折成型一對線臂；第二電感導體為由經表面電鍍處理的銅帶彎折成型為脈沖波紋狀并匹配相容于側壁與第一電感導體之間所形成的間隙中，且底端成型為底腳，兩個磁芯夾合兩個電感導體并對位貼合成一體，底腳與線臂線性排列于電感底部。應用該電感結構，節省了PCB中電感元器件的占空范圍，獲得更大的轉換效率并提升電路反應速度；降低能耗。降低能耗。降低能耗。

【技術實現步驟摘要】
一種耦合雙電感的制備組裝結構


[0001]本技術涉及一種功率電感結構，尤其涉及一種在PCB應用中組裝簡化、整體占用空間優化、能獲得更大轉換效率的耦合雙電感結構。

技術介紹

[0002]功率電感是電子設備中常用的一種元器件，同時也是電路的重要組成元件之一，被廣泛應用于各類電路中，獲得濾波、儲能、匹配、諧振等功用。
[0003]近年來，隨著人工智能、大數據計算、云端服務器、自動駕駛技術的不斷發展，對硬件設備的性能要求日漸苛刻，尤其對局部功率要求越來越大。而通常情況下IC所輸入的電壓被設計得越來越低，為滿足功率需求，增大電流便成為了電路設計中的不二選擇。另一方面，以車用5G通信模塊、人工智能終端等電子設備為例，考慮到應用場合的特殊性，在功率電感的產品構思和設計時，其外部尺寸、內部結構等方面均有著較為嚴格的要求。不僅要考慮對設備內部空間的充分利用，同時在設備內部各種電子元器件緊密排布的前提下，需要將功率電感對其它元器件正常運作所產生的干擾減至最低。
[0004]綜合PCB電子元器件集成的緊縮空間要求和電感器件轉化效率、能耗和電磁輻射等性能要求，需要在現有技術的基礎上，對其中耦合雙電感器件的結構進行全面優化設計，提高產率、良率的同時使其能夠適用于各類應用場景中。

技術實現思路

[0005]本技術的目的旨在提出一種耦合雙電感的制備組裝結構，以使其適用于各類服務器/云服務器的GPU外設、PC電腦主板、自動駕駛圖像處理系統、礦機或游戲機等高精密度的應用場景。
[0006]本技術實現上述目的的技術解決方案是，一種耦合雙電感的制備組裝結構，其特征在于包括：立體外形相互鏡像的第一磁芯和第二磁芯，其中第一磁芯靠外側的表面平整，靠內側表面的中部設有長方形的第一凸臺，且在第一凸臺兩旁側隔空一段距離成型為一體環抱狀的側壁；第一電感導體，為由帶絕緣層的扁平漆包線彎折成型為開口環狀，所述第一電感導體貼合地包裹第一凸臺且底端相對彎折的一對線臂隔空相對，所述線臂的底面設為剝漆結合電鍍狀；第二電感導體，為由經表面電鍍處理的銅帶彎折成型為脈沖波紋狀，所述第二電感導體半包圍狀的內壁間距適于所述第一電感導體匹配包容其中且底端朝遠離線臂的方向彎折延伸成型為底腳，所述第二電感導體匹配相容于側壁與第一電感導體之間所形成的間隙中；兩個磁芯夾合兩個電感導體并對位貼合成一體，所述底腳與線臂線性排列于電感底部。
[0007]上述耦合雙電感的制備組裝結構，進一步地，所述第一電感導體的寬度等于或接近所述第一凸臺外凸高度的兩倍，所述第二電感導體參照第一電感導體等寬度設置。
[0008]上述耦合雙電感的制備組裝結構，進一步地，第一磁芯中，所述第一凸臺相對第一磁芯的頂面沉降設置，且沉降的深度大于兩個電感導體的厚度總和；所述第一凸臺相對第
一磁芯的底面騰空設置，且第一凸臺的騰空高度小于第一電感導體的厚度。
[0009]上述耦合雙電感的制備組裝結構，進一步地，第一磁芯中，所述側壁相對第一磁芯的底面騰空設置，且側壁的騰空高度小于第二電感導體的厚度。
[0010]上述耦合雙電感的制備組裝結構，進一步地，所述第一電感導體的硬度介于50~80HV。
[0011]上述耦合雙電感的制備組裝結構，進一步地，所述第二電感導體為鈑金成型并經表面電鍍鎳、錫的C1100銅帶，其中鎳的厚度1μm以下，錫的厚度介于6μm~8μm。
[0012]上述耦合雙電感的制備組裝結構，進一步地，所述第一磁芯中正對第二磁芯的第一凸臺表面和側壁表面涂設有粘膠層，所述第二磁芯參照第一磁芯涂設有粘膠層或表面光潔。
[0013]上述耦合雙電感的制備組裝結構，進一步地，兩個磁芯之一的頂面設有對應功率電感規格型號的立體標記層。
[0014]與現有技術相比，應用本技術的耦合雙電感組裝結構的優點體現如下：通過設計兩個電感導體不同的外形及內外嵌套裝接形狀，并通過針對電感導體組裝外形優化設計的磁芯拼裝結構，在能對兩個電感導體可靠定位的基礎上，通過拼裝貼合即可完成整裝，有效節省了PCB板中電感元器件所占空間范圍，提高了其在各種電器、電路中裝配應用的靈活性。
[0015]通過優化組裝結構，合理布局電感導體在磁芯中的位置，有利于獲得更大的轉化效率，大大提升了電路的反應速度；同時降低了電感器件的能耗，更環保。
[0016]兩個電感導體在電感底部直接成型為線性排列且不相連的接腳，簡化了組裝工藝。
附圖說明
[0017]圖1是本技術耦合雙電感制備組裝結構中第一磁芯的立體結構示意圖。
[0018]圖2是本技術耦合雙電感制備組裝結構中第一電感導體的立體結構示意圖。
[0019]圖3是本技術耦合雙電感制備組裝結構中第二電感導體的立體結構示意圖。
[0020]圖4是本技術耦合雙電感的爆炸及成品結構示意圖。
具體實施方式
[0021]以下便結合實施例附圖，對本技術的具體實施方式作進一步的詳述，以使本技術技術方案更易于理解、掌握，從而對本技術的保護范圍做出更為清晰的界定。
[0022]本技術針對現有電子設計中，對電感器件集成度、體積占空、轉換效率及可應用場景要求日漸提升，創新提出了一種耦合雙電感的制備組裝結構，全方位提升電感器件的應用能力及性能。
[0023]首先從電感器件結構優化的概述來看，如圖1、圖2、圖3和圖4的局部所示，該耦合雙電感的制備組裝結構主要由分零件加工定制的兩個磁芯和兩個電感導體整裝而成。其中兩個磁芯為立體外形相互鏡像的第一磁芯1和第二磁芯4，以第一磁芯的外形結構為例：第一磁芯1靠外側的表面平整，靠內側表面的中部設有長方形的第一凸臺11，且在第一凸臺兩旁側隔空一段距離成型為一體環抱狀的側壁12a、12b。而從兩個電感導體的外形差異來看，
該第一電感導體2為由帶絕緣層的扁平漆包線彎折成型為開口環狀，其開口22朝下，而開口兩側為該扁平漆包線兩外端相對彎折成型的一對線臂21a、21b，且每個線臂的底面作剝漆并電鍍處理，成型為器件裝接PCB的一種接腳。該第一電感導體2貼合地包裹第一凸臺11，且設未彎折的自然狀態下厚度為H1。該第二電感導體3為由經表面電鍍處理的銅帶彎折成型為脈沖波紋狀，其半包圍狀的內壁間距d適于上述第一電感導體2匹配包容其中且底端朝遠離線臂的方向彎折延伸成型為底腳31a、31b，第二電感導體3匹配相容于側壁與第一電感導體2之間所形成的間隙中，且設未彎折的自然狀態下厚度為H2；兩個磁芯夾合兩個電感導體并對位貼合成一體，上述底腳與線臂線性排列于電感底部，作為整個電感器件的接腳，如圖4局部所示。
[0024]在四部分完成整體裝配下，由一對磁芯及其中的第一電感導體相互組合成第一電感；并由相同的一對磁芯及其中的第二電感導體相互組合成第二電感。由此得到兩個電感耦合集成于一體，滿足各類GPU、自動駕駛圖像處理系統等擴展應用場景所需。
[0025]更進一步的細化特征介紹如下，如圖1、圖2和圖3所示，上述兩個磁芯作為該電感的主體本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種耦合雙電感的制備組裝結構，其特征在于包括：立體外形相互鏡像的第一磁芯和第二磁芯，其中第一磁芯靠外側的表面平整，靠內側表面的中部設有長方形的第一凸臺，且在第一凸臺兩旁側隔空一段距離成型為一體環抱狀的側壁；第一電感導體，為由帶絕緣層的扁平漆包線彎折成型為開口環狀，所述第一電感導體貼合地包裹第一凸臺且底端相對彎折的一對線臂隔空相對，所述線臂的底面設為剝漆結合電鍍狀；第二電感導體，為由經表面電鍍處理的銅帶彎折成型為脈沖波紋狀，所述第二電感導體半包圍狀的內壁間距適于所述第一電感導體匹配包容其中且底端朝遠離線臂的方向彎折延伸成型為底腳，所述第二電感導體匹配相容于側壁與第一電感導體之間所形成的間隙中；兩個磁芯夾合兩個電感導體并對位貼合成一體，所述底腳與線臂線性排列于電感底部。2.根據權利要求1所述耦合雙電感的制備組裝結構，其特征在于：所述第一電感導體的寬度等于或接近所述第一凸臺外凸高度的兩倍，所述第二電感導體參照第一電感導體等寬度設置。3.根據權利要求1所述耦合雙電感的制備組裝結構，其特征在于：...

【專利技術屬性】
技術研發人員：饒金火，林伙利，王俊文，
申請(專利權)人：三積瑞科技蘇州有限公司，
類型：新型
國別省市：