一種多階梯多溝道的溝槽MOSFET器件及其制備方法技術(shù)

本發(fā)明專利技術(shù)提供了一種多階梯多溝道的溝槽MOSFET器件及其制備方法，其中n級(jí)階梯溝槽的設(shè)計(jì)可在確保柵氧可靠性及反向擊穿的基礎(chǔ)上，增加單位溝槽元胞的溝道通路提升溝道密度，相鄰P+注入未在同一水平位置，即第一摻雜區(qū)域、第二摻雜區(qū)域和第三摻雜區(qū)域未在同一水平位置，有效降低相鄰P+區(qū)域的JFET效應(yīng)減小JFET電阻，有效降低了MOSFET晶體管的比導(dǎo)通電阻提升單位面積電流密度，JFET效應(yīng)低使小電流和大電流下導(dǎo)通電阻變化減小；另一方面在源極附近反并聯(lián)了肖特基二極管在不影響元胞尺寸的基礎(chǔ)上，可顯著降低MOSFET晶體管二極管壓降，提升芯片的集成度，并且降低了集成肖特基二極管的MOSFET器件的制作成本。MOSFET器件的制作成本。MOSFET器件的制作成本。

【技術(shù)實(shí)現(xiàn)步驟摘要】
一種多階梯多溝道的溝槽MOSFET器件及其制備方法


[0001]本專利技術(shù)涉及半導(dǎo)體器件
，更具體地說(shuō)，涉及一種多階梯多溝道的溝槽MOSFET器件及其制備方法。

技術(shù)介紹

[0002]碳化硅(化學(xué)式SiC)材料具有禁帶寬度大、擊穿電場(chǎng)高、電子遷移率速度快、熱導(dǎo)率高等物理性質(zhì)方面的優(yōu)勢(shì)，這些特點(diǎn)讓碳化硅十分適用于高溫、高壓、高頻和抗輻射的環(huán)境中。
[0003]SiC功率MOSFET(Metal
?
Oxide
?
Semiconductor Field
?
Effect Transistor，金屬
?
氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)是一種單極型電壓控制器件，主要應(yīng)用在電源、功率處理系統(tǒng)中起著控制電能變換的作用；相對(duì)于傳統(tǒng)Si基功率器件，SiC器件更容易實(shí)現(xiàn)高壓、低損耗和高功率密度，因此逐漸成為市場(chǎng)的主流。
[0004]當(dāng)前限制MOSFET器件成本降低和參數(shù)進(jìn)一步提升的一個(gè)重要因素就是如何降低其導(dǎo)通電阻(單位芯片面積導(dǎo)通電阻)；為了降低導(dǎo)通電阻，溝槽MOSFET成了目前研究開發(fā)的熱點(diǎn)；相對(duì)于平面結(jié)構(gòu)的MOSFET元胞在(0001)面低的溝道遷移率，溝道型MOSFET的溝道在垂直于(0001)面的晶面，一般在(11
?
20)面，此晶面上溝道附近的電子遷移率明顯高于(0001)面，并且溝道型元胞尺寸可以做到更小，因此溝道型MOSFET器件具有更低的比導(dǎo)通電阻、更高的電流密度。
[0005]但是，溝槽MOSFET結(jié)構(gòu)中，一般柵極溝槽的底部容易形成電場(chǎng)集中，由于柵氧材料一般為SiO2，其介電常數(shù)為3.9，而SiC的介電常數(shù)為9.7，柵氧界面處SiO2中電場(chǎng)是SiC的2.5倍，而SiC臨界電場(chǎng)是Si的10倍，那么在器件承受高壓時(shí)，SiC器件柵極溝槽的底部柵氧化層容易出現(xiàn)可靠性問(wèn)題，因此如何緩解或避免柵極溝槽的底部的電場(chǎng)集中是目前研究的熱點(diǎn)。
[0006]為了緩解柵極溝槽底部的電場(chǎng)集中，通常會(huì)在柵極溝槽底部注入P型摻雜離子或者在柵極和源極雙溝槽結(jié)構(gòu)(即溝槽MOSFET的柵極和源極在兩個(gè)分別的溝槽內(nèi))的源極溝槽底部注入P型摻雜離子；其中柵極溝槽底部注入P型摻雜離子會(huì)增加相鄰P+區(qū)域的JFET效應(yīng)，由于P+注入的間距的降低與溝道密度的提升是同步的，因此降低溝道電阻的同時(shí)，也會(huì)大大提升相鄰P+區(qū)域附近JFET電阻，會(huì)導(dǎo)致柵極溝槽底部附近的電流通路阻塞；柵極和源極形成雙溝槽的結(jié)構(gòu)會(huì)使元胞尺寸明顯變大，并且相鄰P+注入之間JFET效應(yīng)明顯，比導(dǎo)通電阻增大，電流密度降低，并且源極溝槽底部距離柵極溝槽底部較遠(yuǎn)，很難大幅度緩解柵極溝槽底部的電場(chǎng)集中。
[0007]另外，在實(shí)際應(yīng)用中晶體管經(jīng)常要反并聯(lián)一個(gè)續(xù)流二極管，這樣既提升了成本也增大了體積，如果在器件元胞內(nèi)集成肖特基二極管，那么可以提高芯片的集成度，但是目前在器件內(nèi)部集成二極管一般會(huì)使元胞尺寸明顯增大，從而導(dǎo)致比導(dǎo)通電阻增大，電流密度降低。
[0008]此外，在目前的工藝條件下碳化硅P型歐姆接觸電阻明顯高于N型歐姆接觸電阻1
?
2個(gè)數(shù)量級(jí)，為了減小P型歐姆接觸電阻往往通過(guò)增大P型歐姆接觸面積實(shí)現(xiàn)，但是這樣會(huì)增加元胞尺寸。

技術(shù)實(shí)現(xiàn)思路

[0009]有鑒于此，為解決上述問(wèn)題，本專利技術(shù)提供一種多階梯多溝道的溝槽MOSFET器件及其制備方法，技術(shù)方案如下：
[0010]一種多階梯多溝道的溝槽MOSFET器件，所述溝槽MOSFET器件包括：
[0011]襯底；
[0012]在第一方向上，依次位于所述襯底一側(cè)的緩沖層、外延層和電流擴(kuò)展層；所述電流擴(kuò)展層背離所述襯底的一側(cè)具有n級(jí)階梯溝槽，n為大于或等于3的正整數(shù)；所述第一方向垂直于所述襯底所在平面，且由所述襯底指向所述電流擴(kuò)展層；
[0013]所述溝槽MOSFET器件還包括柵極和源極，所述柵極位于第一級(jí)、
…
、第m級(jí)階梯溝槽內(nèi)，所述源極位于第m+1級(jí)、第m+2級(jí)、
…
、第n級(jí)階梯溝槽內(nèi)，m為大于或等于2的正整數(shù)，其中所述柵極包括位于第一級(jí)階梯溝槽內(nèi)的第一柵極部分和位于第二級(jí)階梯溝槽內(nèi)的第二柵極部分，所述第一柵極部分相鄰的所述第一級(jí)階梯溝槽的側(cè)壁具有第一摻雜區(qū)域，所述第二柵極部分相鄰的所述第二級(jí)階梯溝槽的側(cè)壁具有第二摻雜區(qū)域，所述第一柵極部分的結(jié)構(gòu)與所述第二柵極部分的結(jié)構(gòu)相同；
[0014]位于其它級(jí)階梯溝槽內(nèi)的源極，以及位于所述n級(jí)階梯溝槽底部區(qū)域的第三摻雜區(qū)域；
[0015]其中，所述第一摻雜區(qū)域、第二摻雜區(qū)域和第三摻雜區(qū)域的摻雜類型相同。
[0016]優(yōu)選的，在上述溝槽MOSFET器件中，所述第一柵極部分相鄰的所述第一級(jí)階梯溝槽的側(cè)壁還具有第四摻雜區(qū)域和第五摻雜區(qū)域；
[0017]所述第四摻雜區(qū)域和所述第五摻雜區(qū)域位于所述第一摻雜區(qū)域與所述第一柵極部分之間，且所述第四摻雜區(qū)域和所述第五摻雜區(qū)域在所述第一方向上依次設(shè)置；
[0018]所述第二柵極部分相鄰的所述第二級(jí)階梯溝槽的側(cè)壁還具有第六摻雜區(qū)域和第七摻雜區(qū)域；
[0019]所述第六摻雜區(qū)域和所述第七摻雜區(qū)域位于所述第二摻雜區(qū)域與所述第二柵極部分之間，且所述第六摻雜區(qū)域和所述第七摻雜區(qū)域在所述第一方向上依次設(shè)置。
[0020]優(yōu)選的，在上述溝槽MOSFET器件中，所述溝槽MOSFET器件還包括：
[0021]第八摻雜區(qū)域，所述第八摻雜區(qū)域位于遠(yuǎn)離所述第二柵極部分的一側(cè)側(cè)壁。
[0022]優(yōu)選的，在上述溝槽MOSFET器件中，所述第三摻雜區(qū)域位于所述n級(jí)階梯溝槽的底部，且還延伸至其它級(jí)階梯溝槽的兩側(cè)側(cè)壁；
[0023]所述溝槽MOSFET器件還包括：
[0024]歐姆接觸層，所述歐姆接觸層位于所述其它級(jí)階梯溝槽的底部，以及延伸至所述其它級(jí)階梯溝槽的側(cè)壁以及所述第八摻雜區(qū)域的側(cè)壁。
[0025]優(yōu)選的，在上述溝槽MOSFET器件中，所述第三摻雜區(qū)域位于所述n級(jí)階梯溝槽的底部，且還延伸至其它級(jí)階梯溝槽相鄰所述第二柵極部分的一側(cè)側(cè)壁；
[0026]所述溝槽MOSFET器件還包括：歐姆接觸層和肖特基接觸層；
[0027]所述歐姆接觸層位于所述其它級(jí)階梯溝槽的底部，以及延伸至所述其它級(jí)階梯溝
槽相鄰所述第二柵極部分的一側(cè)側(cè)壁；所述肖特基接觸層位于所述其它級(jí)階梯溝槽遠(yuǎn)離所述第二柵極部分的一側(cè)側(cè)壁。
[0028]優(yōu)選的，在上述溝槽MOSFET器件中，所述n級(jí)階梯溝槽遠(yuǎn)離所述第二柵極部分的一側(cè)側(cè)壁為臺(tái)階結(jié)構(gòu)；
[0029]所述肖特基接觸層還延伸至所述臺(tái)階結(jié)構(gòu)的表面。
[0030]優(yōu)選的，在上述溝槽MOSFET器件中，所述溝槽MOSFET器件基于第n級(jí)階梯溝槽呈對(duì)稱結(jié)構(gòu)。
[0031]優(yōu)選的，在上述溝槽MOSFET器件中，所述第三摻雜區(qū)域位于所述n級(jí)階梯溝槽的底部，且還延伸至其它級(jí)階梯溝槽的兩側(cè)側(cè)壁；所述溝槽MOSFET器件還包括：歐姆接觸層，所述歐姆接觸層位于所述其它級(jí)階梯溝槽的本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】

【技術(shù)特征摘要】
1.一種多階梯多溝道的溝槽MOSFET器件，其特征在于，所述溝槽MOSFET器件包括：襯底；在第一方向上，依次位于所述襯底一側(cè)的緩沖層、外延層和電流擴(kuò)展層；所述電流擴(kuò)展層背離所述襯底的一側(cè)具有n級(jí)階梯溝槽，n為大于或等于3的正整數(shù)；所述第一方向垂直于所述襯底所在平面，且由所述襯底指向所述電流擴(kuò)展層；所述溝槽MOSFET器件還包括柵極和源極，所述柵極位于第一級(jí)、
…
、第m級(jí)階梯溝槽內(nèi)，所述源極位于第m+1級(jí)、第m+2級(jí)、
…
、第n級(jí)階梯溝槽內(nèi)，m為大于或等于2的正整數(shù)，其中所述柵極包括位于第一級(jí)階梯溝槽內(nèi)的第一柵極部分和位于第二級(jí)階梯溝槽內(nèi)的第二柵極部分，所述第一柵極部分相鄰的所述第一級(jí)階梯溝槽的側(cè)壁具有第一摻雜區(qū)域，所述第二柵極部分相鄰的所述第二級(jí)階梯溝槽的側(cè)壁具有第二摻雜區(qū)域，所述第一柵極部分的結(jié)構(gòu)與所述第二柵極部分的結(jié)構(gòu)相同；位于其它級(jí)階梯溝槽內(nèi)的源極，以及位于所述n級(jí)階梯溝槽底部區(qū)域的第三摻雜區(qū)域；其中，所述第一摻雜區(qū)域、第二摻雜區(qū)域和第三摻雜區(qū)域的摻雜類型相同。2.根據(jù)權(quán)利要求1所述的溝槽MOSFET器件，其特征在于，所述第一柵極部分相鄰的所述第一級(jí)階梯溝槽的側(cè)壁還具有第四摻雜區(qū)域和第五摻雜區(qū)域；所述第四摻雜區(qū)域和所述第五摻雜區(qū)域位于所述第一摻雜區(qū)域與所述第一柵極部分之間，且所述第四摻雜區(qū)域和所述第五摻雜區(qū)域在所述第一方向上依次設(shè)置；所述第二柵極部分相鄰的所述第二級(jí)階梯溝槽的側(cè)壁還具有第六摻雜區(qū)域和第七摻雜區(qū)域；所述第六摻雜區(qū)域和所述第七摻雜區(qū)域位于所述第二摻雜區(qū)域與所述第二柵極部分之間，且所述第六摻雜區(qū)域和所述第七摻雜區(qū)域在所述第一方向上依次設(shè)置。3.根據(jù)權(quán)利要求2所述的溝槽MOSFET器件，其特征在于，所述溝槽MOSFET器件還包括：第八摻雜區(qū)域，所述第八摻雜區(qū)域位于遠(yuǎn)離所述第二柵極部分的一側(cè)側(cè)壁。4.根據(jù)權(quán)利要求3所述的溝槽MOSFET器件，其特征在于，所述第三摻雜區(qū)域位于所述n級(jí)階梯溝槽的底部，且還延伸至其它級(jí)階梯溝槽的兩側(cè)側(cè)壁；所述溝槽MOSFET器件還包括：歐姆接觸層，所述歐姆接觸層位于所述其它級(jí)階梯溝槽的底部，以及延伸至所述其它級(jí)階梯溝槽的側(cè)壁以及所述第八摻雜區(qū)域的側(cè)壁。5.根據(jù)權(quán)利要求3所述的溝槽MOSFET器件，其特征在于，所述第三摻雜區(qū)域位于所述n級(jí)階梯溝槽的底部，且還延伸至其它級(jí)階梯溝槽相鄰所述第二柵極部分的一側(cè)側(cè)壁；所述溝槽MOSFET器件還包括：歐姆接觸層和肖特基接觸層；所述歐姆接觸層位于所述其它級(jí)階梯溝槽的底部，以及延伸至所述其它級(jí)階梯溝槽相鄰所述第...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：徐妙玲，孫博韜，邱艷麗，張晨，修德琦，韓麗楠，介芳，
申請(qǐng)(專利權(quán))人：北京世紀(jì)金光半導(dǎo)體有限公司，
類型：發(fā)明
國(guó)別省市：