本實(shí)用新型專利技術(shù)公開了一種倒裝芯片堆疊封裝結(jié)構(gòu)，包括堆疊封裝體(1)和頂層封裝體(2)；堆疊封裝體包括底層基板(101)、第一金屬球(102)、第一芯片(103)、第一封裝體(104)和第二金屬球(105)；第一芯片的底部通過若干個第一金屬球電性連接在底層基板上，多層第一芯片依次由下至上堆疊設(shè)置；若干個第二金屬球分布在多層第一芯片的四周，多層第一芯片及其第一金屬球和若干個第二金屬球通過第一封裝體封裝在底層基板的上表面上；頂層封裝體疊設(shè)在第一封裝體上，頂層封裝體通過若干個第二金屬球與底層基板電性連接。本實(shí)用新型專利技術(shù)能解決現(xiàn)有技術(shù)中芯片的疊層數(shù)量受限，存儲器的容量不足的問題。題。題。
【技術(shù)實(shí)現(xiàn)步驟摘要】
倒裝芯片堆疊封裝結(jié)構(gòu)
[0001]本專利技術(shù)涉及一種芯片封裝結(jié)構(gòu)，尤其涉及一種倒裝芯片堆疊封裝結(jié)構(gòu)。
技術(shù)介紹
[0002]在邏輯電路和存儲器集成領(lǐng)域，封裝體疊層(PoP)已經(jīng)成為業(yè)界的首選，主要應(yīng)用于制造高端便攜式設(shè)備和智能手機(jī)使用的先進(jìn)移動通訊平臺，這些應(yīng)用帶來了對PoP技術(shù)的巨大需求。對更小封裝尺寸的要求，推動著焊球節(jié)距的不斷縮小，頂層封裝與底層封裝的間隙高度在回流之后也會越來越小。目前，在這一方面所做的最大努力是將頂層封裝用TCB(Thermal Compression Bonding，即熱壓焊)的互連方式，以適應(yīng)對更小封裝尺寸和疊層高度的要求。
[0003]現(xiàn)有技術(shù)的芯片封裝結(jié)構(gòu)將兩顆BGA(Ball Grid Array，即球狀引腳柵格陣列封裝技術(shù))錫球疊加在一起，用于電性連接疊層的封裝體，隨著封裝尺寸和疊層高度的縮小且對存儲容量的要求越來越高，錫球疊加的疊層方式導(dǎo)致了芯片的疊層數(shù)量受限(只有兩層的疊層結(jié)構(gòu))，存儲器的容量不足的問題。因此，需要提供一種倒裝芯片堆疊封裝結(jié)構(gòu)，以解決現(xiàn)有技術(shù)中芯片的疊層數(shù)量受限，存儲器的容量不足的問題。
技術(shù)實(shí)現(xiàn)思路
[0004]本專利技術(shù)的目的在于提供一種倒裝芯片堆疊封裝結(jié)構(gòu)，能解決現(xiàn)有技術(shù)中芯片的疊層數(shù)量受限，存儲器的容量不足的問題。
[0005]本專利技術(shù)是這樣實(shí)現(xiàn)的：
[0006]一種倒裝芯片堆疊封裝結(jié)構(gòu)，包括堆疊封裝體和頂層封裝體；堆疊封裝體包括底層基板、第一金屬球、第一芯片、第一封裝體和第二金屬球；第一芯片的底部通過若干個第一金屬球電性連接在底層基板上，多層第一芯片依次由下至上堆疊設(shè)置；若干個第二金屬球分布在多層第一芯片的四周，多層第一芯片及其第一金屬球和若干個第二金屬球通過第一封裝體封裝在底層基板的上表面上；頂層封裝體疊設(shè)在第一封裝體上，頂層封裝體通過若干個第二金屬球與底層基板電性連接。
[0007]所述的頂層封裝體包括頂層基板、第三金屬球、第二芯片和第二封裝體；第二芯片通過若干個第三金屬球電性連接在頂層基板的上表面上，頂層基板的下表面通過若干個第二金屬球與底層基板電性連接，第二芯片及其第三金屬球通過第二封裝體封裝在頂層基板的上表面上。
[0008]所述的頂層基板上電性連接有元器件，元器件封裝在第二封裝體內(nèi)。
[0009]位于上一層的所述的第一芯片的寬度大于位于下一層的第一芯片的寬度，使位于上一層的第一芯片底部的若干個第一金屬球環(huán)繞分布在位于下一層的第一芯片的四周。
[0010]位于上一層的所述的第一芯片底部的第一金屬球的高度大于位于下一層的第一芯片底部的第一金屬球的高度，使相鄰兩層豎向堆疊的第一芯片之間留有堆疊間隙。
[0011]所述的第二金屬球的高度大于第一金屬球的高度，第一封裝體的高度與第二金屬
球的高度一致。
[0012]所述的第二金屬球和位于第二層及其以上的第一金屬球呈橢球狀結(jié)構(gòu)。
[0013]所述的底層基板的下表面上陣列分布有第四金屬球。
[0014]本專利技術(shù)與現(xiàn)有技術(shù)相比，具有以下有益效果：
[0015]1、本專利技術(shù)由于將第一芯片通過不同尺寸的第一金屬球疊層在底層基板上，第一金屬球由內(nèi)向外分層布置，且由內(nèi)向外高度依次增加，既能保證多層第一芯片的疊層布設(shè)要求，又能保證第一芯片的電性連接功能，相比現(xiàn)有技術(shù)的兩個BGA錫球疊加的封裝方式，突破了只能疊層兩層的封裝芯片結(jié)構(gòu)，從而能在降低封裝尺寸的同時(shí)滿足電子產(chǎn)品對存儲器容量等功能的要求。
[0016]2、本專利技術(shù)由于將第二金屬球直接封裝在第一封裝體內(nèi)，且第二金屬球直接電性連接底層基板和頂層基板，能進(jìn)一步減小封裝體之間的錫球布置和疊加空間需求，從而滿足封裝體尺寸越來越小的要求，且能一定程度上降低封裝工藝的難度，有利于保證封裝芯片的質(zhì)量。
附圖說明
[0017]圖1是本專利技術(shù)倒裝芯片堆疊封裝結(jié)構(gòu)的剖視圖。
[0018]圖中，1堆疊封裝體，101底層基板，102第一金屬球，103第一芯片，104第一封裝體，105第二金屬球，106第四金屬球，2頂層封裝體，201頂層基板，202第三金屬球，203第二芯片204，第二封裝體，205元器件。
具體實(shí)施方式
[0019]下面結(jié)合附圖和具體實(shí)施例對本專利技術(shù)作進(jìn)一步說明。
[0020]請參見附圖1，一種倒裝芯片堆疊封裝結(jié)構(gòu)，包括堆疊封裝體1和頂層封裝體2；堆疊封裝體1包括底層基板101、第一金屬球102、第一芯片103、第一封裝體104和第二金屬球105；第一芯片103的底部通過若干個第一金屬球102電性連接在底層基板101上，多層第一芯片103依次由下至上堆疊設(shè)置；若干個第二金屬球105分布在多層第一芯片103的四周，多層第一芯片103及其第一金屬球102和若干個第二金屬球105通過第一封裝體104封裝在底層基板101的上表面上；頂層封裝體2疊設(shè)在第一封裝體104上，頂層封裝體2通過若干個第二金屬球105與底層基板101電性連接。
[0021]利用倒裝芯片的優(yōu)勢增加堆疊封裝體1的疊層數(shù)量，通過第一金屬球105實(shí)現(xiàn)第一芯片103與底層基板101之間的電性連接，實(shí)現(xiàn)第一芯片103的堆疊布置，第二金屬球105封裝在堆疊封裝體1內(nèi)部并用于連接頂層封裝體2和底層基板101，相比將錫球堆疊在兩個封裝體之間的封裝方式，本專利技術(shù)的堆疊體積大大減小，能增加第一芯片103的堆疊層數(shù)，從而能在保證減小或不增加封裝體積的同時(shí)滿足存儲器容量等功能需求。
[0022]所述的頂層封裝體2包括頂層基板201、第三金屬球202、第二芯片203和第二封裝體204；第二芯片203通過若干個第三金屬球202電性連接在頂層基板201的上表面上，頂層基板201的下表面通過若干個第二金屬球105與底層基板101電性連接，第二芯片203及其第三金屬球202通過第二封裝體204封裝在頂層基板201的上表面上。
[0023]頂層封裝體2內(nèi)也可根據(jù)芯片性能需求通過堆疊封裝體1的布置形式實(shí)現(xiàn)多層第
二芯片203的堆疊封裝。
[0024]所述的頂層基板201上電性連接有元器件205，元器件205封裝在第二封裝體204內(nèi)，便于電子產(chǎn)品的其他元器件設(shè)備的封裝布設(shè)。
[0025]位于上一層的所述的第一芯片103的寬度大于位于下一層的第一芯片103的寬度，使位于上一層的第一芯片103底部的若干個第一金屬球102環(huán)繞分布在位于下一層的第一芯片103的四周。
[0026]按照不同型號芯片的不同尺寸進(jìn)行第一芯片103的布設(shè)，底層基板101的線路根據(jù)第一芯片103進(jìn)行適應(yīng)性布設(shè)。位于底層的第一芯片103的底部通過多個陣列布置的第一金屬球102與底層基板101電性連接，第二層第一芯片103的底部通過環(huán)形布置的第一金屬球102與底層基板101電性連接，該環(huán)形布置的第一金屬球102環(huán)繞在第一芯片103的旁側(cè)，優(yōu)選為在第一芯片103的兩側(cè)各設(shè)置一顆第一金屬球102，也可根據(jù)第一芯片103的連接要求增減第一金屬球102的數(shù)量。第三層及其以上的第一芯片103的堆疊方式與第二層第一芯片本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
【技術(shù)特征摘要】
1.一種倒裝芯片堆疊封裝結(jié)構(gòu)，其特征是：包括堆疊封裝體(1)和頂層封裝體(2)；堆疊封裝體(1)包括底層基板(101)、第一金屬球(102)、第一芯片(103)、第一封裝體(104)和第二金屬球(105)；第一芯片(103)的底部通過若干個第一金屬球(102)電性連接在底層基板(101)上，多層第一芯片(103)依次由下至上堆疊設(shè)置；若干個第二金屬球(105)分布在多層第一芯片(103)的四周，多層第一芯片(103)及其第一金屬球(102)和若干個第二金屬球(105)通過第一封裝體(104)封裝在底層基板(101)的上表面上；頂層封裝體(2)疊設(shè)在第一封裝體(104)上，頂層封裝體(2)通過若干個第二金屬球(105)與底層基板(101)電性連接。2.根據(jù)權(quán)利要求1所述的倒裝芯片堆疊封裝結(jié)構(gòu)，其特征是：所述的頂層封裝體(2)包括頂層基板(201)、第三金屬球(202)、第二芯片(203)和第二封裝體(204)；第二芯片(203)通過若干個第三金屬球(202)電性連接在頂層基板(201)的上表面上，頂層基板(201)的下表面通過若干個第二金屬球(105)與底層基板(101)電性連接，第二芯片(203)及其第三金屬球(202)通過第二封裝體(204)封裝在頂層基板(201)的上表面上。3.根據(jù)權(quán)利...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：林文奎，張偉偉，林駿耀，林殷帆，
申請(專利權(quán))人：寧波泰睿思微電子有限公司，
類型：新型
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。