本實(shí)用新型專利技術(shù)公開了一種ESD器件結(jié)構(gòu)，包括P型襯底，P型襯底上設(shè)置有第三N+區(qū)、第四N+區(qū)、第三P+區(qū)和第二柵極；P型襯底上還設(shè)置有N阱區(qū)，N阱區(qū)上設(shè)置有第一N+區(qū)、第一P+區(qū)、第二P+區(qū)、第二N+區(qū)和第一柵極；第一P+區(qū)連接I/O端，第一N+區(qū)通過電容C1連接I/O端，第一柵極、第二P+區(qū)、第二N+區(qū)和第三N+區(qū)連接VDD端，第二柵極、第四N+區(qū)和第三P+區(qū)連接GND端。當(dāng)I/O端出現(xiàn)負(fù)電壓時，I/O端與VDD端之間有反偏寄生二極管，該二極管截止，同時I/O端還連接PMOS的源極，該P(yáng)MOS的漏極和柵極接VDD端，源極接負(fù)電壓，該P(yáng)MOS也處于截止?fàn)顟B(tài)，使該I/O端可耐負(fù)電壓，實(shí)現(xiàn)了ESD器件的耐負(fù)電壓功能。實(shí)現(xiàn)了ESD器件的耐負(fù)電壓功能。實(shí)現(xiàn)了ESD器件的耐負(fù)電壓功能。
【技術(shù)實(shí)現(xiàn)步驟摘要】
一種ESD器件結(jié)構(gòu)
[0001]本技術(shù)屬于ESD器件
，尤其涉及一種ESD器件結(jié)構(gòu)。
技術(shù)介紹
[0002]為了應(yīng)對常規(guī)靜電放電對芯片的損傷，在常規(guī)設(shè)計時候每個輸入輸出端都必須配備ESD保護(hù)器件，常規(guī)的ESD保護(hù)器件比如GGNMOS(柵極接地的NMOS器件)或者Diode(二極管)結(jié)構(gòu)方案，都會存在一個GND端對I/O管腳端的寄生二極管，當(dāng)I/O管腳端出現(xiàn)比二極管導(dǎo)通壓降大的負(fù)值電壓，該二極管就會開啟，產(chǎn)生一個GND到I/O管腳端的大電流，導(dǎo)致該I/O管腳端功能失效，所以常規(guī)ESD結(jié)構(gòu)不適用于I/O管腳端有負(fù)電壓的情況。
技術(shù)實(shí)現(xiàn)思路
[0003]本技術(shù)目的在于提供一種ESD器件結(jié)構(gòu),以解決現(xiàn)有ESD器件如GGNMOS或者Diode結(jié)構(gòu)，當(dāng)I/O管腳端出現(xiàn)比二極管導(dǎo)通壓降大的負(fù)值電壓時，該二極管就會開啟，產(chǎn)生一個GND到I/O管腳端的大電流，導(dǎo)致該I/O管腳端功能失效的技術(shù)問題。
[0004]為實(shí)現(xiàn)上述目的，本技術(shù)的ESD器件結(jié)構(gòu)的具體技術(shù)方案如下：
[0005]一種ESD器件結(jié)構(gòu)，包括P型襯底，所述P型襯底上設(shè)置有第三N+區(qū)、第四N+區(qū)、第三P+區(qū)和第二柵極；所述P型襯底上還設(shè)置有N阱區(qū)，所述N阱區(qū)上設(shè)置有第一N+區(qū)、第一P+區(qū)、第二P+區(qū)、第二N+區(qū)和第一柵極；所述第一P+區(qū)連接I/O端，所述第一N+區(qū)通過電容C1連接I/O端，所述第一柵極、所述第二P+區(qū)、所述第二N+區(qū)和所述第三N+區(qū)連接VDD端，所述第二柵極、所述第四N+區(qū)和所述第三P+區(qū)連接GND端。
[0006]優(yōu)選的，所述電容C1的時間參數(shù)為納秒級別。
[0007]優(yōu)選的，所述第三N+區(qū)緊鄰所述N阱區(qū)設(shè)置。
[0008]本技術(shù)的ESD器件結(jié)構(gòu)具有以下優(yōu)點(diǎn)：當(dāng)I/O端出現(xiàn)負(fù)電壓時，I/O端與VDD端之間有反偏寄生二極管，該二極管截止，同時I/O端還連接PMOS的源極，該P(yáng)MOS的漏極和柵極接VDD端，源極接負(fù)電壓，該P(yáng)MOS也處于截止?fàn)顟B(tài)，使該I/O端可耐負(fù)電壓，進(jìn)而實(shí)現(xiàn)了ESD器件的耐負(fù)電壓功能。
附圖說明
[0009]圖1為本技術(shù)的ESD器件的結(jié)構(gòu)示意圖；
[0010]圖2為本技術(shù)的I/O端對GND端正向靜電沖擊時的電路模型圖；
[0011]圖3為本技術(shù)的I/O端對GND端反向靜電沖擊時的電路模型圖；
[0012]圖中標(biāo)記說明：1、第一N+區(qū)；2、第一P+區(qū)；3、第一柵極；4、第二P+區(qū)；5、第二N+區(qū)；6、第三N+區(qū)；7、第二柵極；8、第四N+區(qū)；9、第三P+區(qū)。
具體實(shí)施方式
[0013]為了更好地了解本技術(shù)的目的、結(jié)構(gòu)及功能，下面結(jié)合附圖，對本技術(shù)一
種ESD器件結(jié)構(gòu)做進(jìn)一步詳細(xì)的描述。
[0014]如圖1所示，一種ESD器件結(jié)構(gòu)，包括P型襯底，P型襯底上設(shè)置有第三N+區(qū)6、第四N+區(qū)8、第三P+區(qū)9和第二柵極7構(gòu)成NMOS結(jié)構(gòu)，第三N+區(qū)6為該NMOS的漏極，第四N+區(qū)8為該NMOS的源極，第三P+區(qū)9為該NMOS的bulk端，同時P型襯底上還緊鄰第三N+區(qū)6設(shè)置有N阱區(qū)，進(jìn)而縮小ESD器件的尺寸，提升器件性能，N阱區(qū)上設(shè)置有第一N+區(qū)1、第一P+區(qū)2、第二P+區(qū)4、第二N+區(qū)5和第一柵極3構(gòu)成PMOS結(jié)構(gòu)，第一P+區(qū)2為該P(yáng)MOS的源極，第二P+區(qū)4為該P(yáng)MOS的漏極，第一N+區(qū)1和第二N+區(qū)5為該P(yáng)MOS的兩個bulk端，其中第一P+區(qū)2連接I/O端，第一N+區(qū)1通過電容C1連接I/O端，電容C1的時間參數(shù)為納秒級別，使其適用于ESD器件，而對常規(guī)上電不產(chǎn)生影響，第一柵極3、第二P+區(qū)4、第二N+區(qū)5和第三N+區(qū)6連接VDD端，第二柵極7、第四N+區(qū)8和第三P+區(qū)9連接GND端，由于VDD是系統(tǒng)最高電壓，PMOS處于截止?fàn)顟B(tài)，其寄生二極管反偏，同時NMOS也處于截止?fàn)顟B(tài)，其寄生二極管反偏，該結(jié)構(gòu)可有效防止閂鎖效應(yīng)的發(fā)生，保證ESD器件的正常運(yùn)行。
[0015]在靜電泄放過程中，當(dāng)I/O端對GND端進(jìn)行正向靜電沖擊時，該ESD器件的電路模型如圖2所示，第一P+區(qū)2對N阱的寄生二極管D1導(dǎo)通，之后串聯(lián)一個NMOS對GND進(jìn)行放電，釋放能量。
[0016]當(dāng)I/O端對GND端進(jìn)行反向靜電沖擊時，該ESD器件的電路模型如圖3所示，P型襯底對第四N+區(qū)8的寄生二極管D2導(dǎo)通，電流經(jīng)過二極管D2后分為兩路，一路可擊穿二極管D1進(jìn)行放電，另一路由于電容C1的設(shè)置，導(dǎo)致第一N+區(qū)1的電壓低于第二N+區(qū)5的電壓，由于N阱區(qū)橫向寄生電阻R1的存在，使PMOS溝道下的N阱區(qū)電壓比第二P+區(qū)4和第二N+區(qū)5的電壓低，此時PMOS的第一P+區(qū)2、第二P+區(qū)4與N阱區(qū)之間的橫向寄生PNP管Q1導(dǎo)通，進(jìn)而釋放大量的能量。
[0017]通過以上設(shè)置使該ESD器件可以抵靠正向和反向靜電沖擊，提升了該器件的性能，同時該ESD器件結(jié)構(gòu)可適用常規(guī)CMOS工藝，在保證ESD器件性能的同時降低了生產(chǎn)成本。
[0018]可以理解，本技術(shù)是通過一些實(shí)施例進(jìn)行描述的，本領(lǐng)域技術(shù)人員知悉的，在不脫離本技術(shù)的精神和范圍的情況下，可以對這些特征和實(shí)施例進(jìn)行各種改變或等效替換。另外，在本技術(shù)的教導(dǎo)下，可以對這些特征和實(shí)施例進(jìn)行修改以適應(yīng)具體的情況及材料而不會脫離本技術(shù)的精神和范圍。因此，本技術(shù)不受此處所公開的具體實(shí)施例的限制，所有落入本申請的權(quán)利要求范圍內(nèi)的實(shí)施例都屬于本技術(shù)所保護(hù)的范圍內(nèi)。
本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
【技術(shù)特征摘要】
1.一種ESD器件結(jié)構(gòu)，其特征在于：包括P型襯底，所述P型襯底上設(shè)置有第三N+區(qū)(6)、第四N+區(qū)(8)、第三P+區(qū)(9)和第二柵極(7)；所述P型襯底上還設(shè)置有N阱區(qū)，所述N阱區(qū)上設(shè)置有第一N+區(qū)(1)、第一P+區(qū)(2)、第二P+區(qū)(4)、第二N+區(qū)(5)和第一柵極(3)；所述第一P+區(qū)(2)連接I/O端，所述第一N+區(qū)(1)通過電容C1連接I/O端，所述...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：柴偉忠，
申請(專利權(quán))人：無錫華眾芯微電子有限公司，
類型：新型
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。