半導體裝置及其制造方法制造方法及圖紙

本發明專利技術涉及一種半導體裝置及其制造方法。一實施方式的半導體裝置具備：第1絕緣膜；配線，配置在第1絕緣膜，包含銅、鈷、鎳、或錳；第2絕緣膜，具有與配線連接的第1部分，包含硅及氮；第3絕緣膜，具有與第1部分連接的第2部分；第1導電體，配置在第1部分，與配線相接；膜，覆蓋第2部分的側面，包含金屬，或包含硅及氮；以及第2導電體，配置在第2部分，與膜相接。與膜相接。與膜相接。

【技術實現步驟摘要】
半導體裝置及其制造方法
[0001][相關申請案的引用][0002]本申請案基于2021年12月15日提出申請的在先日本專利申請案第2021
?
203767號的優先權而主張優先權利益，通過引用將其全部內容并入本文中。


[0003]本專利技術的實施方式涉及一種半導體裝置及其制造方法。

技術介紹

[0004]隨著半導體裝置的小型化，業界正在推進配線及通孔插塞微細化及高密度化的技術開發。這種半導體裝置的課題在于，要提高因微細化而呈現高深寬比的配線及通孔插塞的可靠性。作為降低配線及通孔插塞的深寬比的方法，已知這樣一種方法：從下層配線中利用原子層沉積法(ALD：Atomic Layer Deposition)等使導電體選擇性生長而填埋部分通孔。

技術實現思路

[0005]一實施方式提高半導體裝置的可靠性。
[0006]一實施方式的半導體裝置具備：第1絕緣膜；配線，配置在第1絕緣膜，包含銅、鈷、鎳、或錳；第2絕緣膜，具有與配線連接的第1部分，包含硅及氮；第3絕緣膜，具有與第1部分連接的第2部分；第1導電體，配置在第1部分，與配線相接；膜，覆蓋第2部分的側面，包含金屬，或包含硅及氮；以及第2導電體，配置在第2部分，與膜相接。
[0007]根據所述構成，能夠提高半導體裝置的可靠性。
附圖說明
[0008]圖1A是說明本專利技術一實施方式的半導體裝置的剖視圖。
[0009]圖1B是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0010]圖1C是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0011]圖1D是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0012]圖2A是說明本專利技術一實施方式的半導體裝置的剖視圖。
[0013]圖2B是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0014]圖2C是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0015]圖2D是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0016]圖2E是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0017]圖2F是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0018]圖3A是說明本專利技術一實施方式的半導體裝置的剖視圖。
[0019]圖3B是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0020]圖3C是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0021]圖3D是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0022]圖3E是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0023]圖4A是說明本專利技術一實施方式的半導體裝置的剖視圖。
[0024]圖4B是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0025]圖4C是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0026]圖4D是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0027]圖4E是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0028]圖4F是說明本專利技術一實施方式的半導體裝置的制造方法的剖視圖。
[0029]圖5是說明本專利技術一實施方式的半導體裝置的剖視圖。
具體實施方式
[0030]以下，參照附圖對本實施方式的半導體裝置及其制造方法進行具體說明。在以下的說明中，對于具有大致相同功能及構成的要素，標注同一符號或在同一符號后追加字母的符號，且只在必要時進行重復說明。以下所示的各實施方式例示出用于實現該實施方式的技術思想的裝置或方法。實施方式能夠在不脫離專利技術主旨的范圍內添加多種變更。這些實施方式及其變化例包含在權利要求書所記載的專利技術及其均等的范圍內。
[0031]關于附圖，有時為了使說明更明了，會將各部的寬度、厚度、形狀等與實際態樣相比以示意的方式表現出來，但這只是一個例子，并非限定本專利技術的解釋。在本說明書與各附圖中，對于具備與就已出現附圖所說明的構成同樣功能的要素，標注相同符號，有時會省略重復說明。
[0032]本說明書中，關于“α包含A、B或C”的表達，只要沒有特別明示，就不排除α包含A～C的多種組合的情況。進而，這些表達也不排除α包含其它要素的情況。
[0033]以下的各實施方式只要不產生技術性矛盾，就可以相互組合。
[0034]＜第1實施方式＞[配線構造體的構成]用圖1A對本實施方式的半導體裝置的配線構造體的構成進行說明。圖1A是說明本實施方式的半導體裝置的配線構造體10的剖視圖。
[0035]如圖1A所示，配線構造體10具備第1絕緣膜12、第2絕緣膜14、第3絕緣膜16、配置在第1絕緣膜12的下層配線20、配置在第3絕緣膜16的上層配線30b、以及連接下層配線20與上層配線30b的插塞30a。第1絕緣膜12、第2絕緣膜14、及第3絕緣膜16依次積層在襯底(未圖示)上。第1絕緣膜12與第2絕緣膜14分別包含相接的面a，第2絕緣膜14與第3絕緣膜16分別包含相接的面b。
[0036]第1絕緣膜12具備在面a上具有開口的凹部13。凹部13配置有下層配線20。下層配線20包含第3導電體22及第2障壁膜24。第2障壁膜24與第1絕緣膜12相接地配置在凹部13。第3導電體22與第2障壁膜24相接地配置在凹部13。第2障壁膜24與第3導電體22露出于面a。第2障壁膜24以面a與第2絕緣膜14相接。第3導電體22也可以面a與第2絕緣膜14相接。第3導電體22的面a以外由第2障壁膜24覆蓋。也就是說，優選第2障壁膜24配置在凹部13的內側面及底面，第3導電體22不與第1絕緣膜12接觸。
[0037]第2絕緣膜14具備從面a貫穿到面b的第1貫穿孔15。第1貫穿孔15連接在凹部13。在第1貫穿孔15，配置有插塞30a的一部分。配置在第1貫穿孔15的插塞30a包含第1導電體32、第1障壁膜34、及第2導電體36。在第1貫穿孔15的底部，配置有第1導電體32。第1導電體32與
第2絕緣膜14相接地配置在第1貫穿孔15。第1導電體32露出于面a。第1導電體32以面a與第3導電體22相接。第1導電體32形成得比第2絕緣膜14薄。以下，“薄”例如也可以說成，絕緣膜的積層方向上的厚度小。因此，第1導電體32不露出于面b。第1導電體32的上表面位于面a與面b之間。在第1貫穿孔15的第1導電體32之上，配置有第1障壁膜34與第2導電體36。第1障壁膜34與第1導電體32及第2絕緣膜14相接地配置在第1貫穿孔15。第2導電體36與第1障壁膜34相接地配置在第1貫穿孔15。
[0038]第3絕緣膜16具備第2貫穿孔17a及凹部17b。第2貫穿孔17a連接在第1貫穿孔15。凹部17b連接在第2貫穿孔17a。在第2貫穿孔17a，配置有插塞30a的一部分。配置在第2貫穿孔17a的插塞30a包含第1障壁膜34本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種半導體裝置，具備：第1絕緣膜；配線，配置在所述第1絕緣膜，包含銅、鈷、鎳、或錳；第2絕緣膜，具有與所述配線連接的第1部分，包含硅及氮；第3絕緣膜，具有與所述第1部分連接的第2部分；第1導電體，配置在所述第1部分，與所述配線相接；膜，覆蓋所述第2部分的側面，包含金屬，或包含硅及氮；以及第2導電體，配置在所述第2部分，與所述膜相接。2.根據權利要求1所述的半導體裝置，其中所述膜還配置在所述第1部分，且與所述第1導電體相接。3.根據權利要求2所述的半導體裝置，其中所述膜包含鈦，所述第2導電體還配置在所述第1部分。4.根據權利要求2所述的半導體裝置，其中所述膜包含硅及氮，覆蓋所述第1部分的內側面。5.根據權利要求4所述的半導體裝置，其中所述第1導電體還配置在所述第2部分。6.根據權利要求1至5中任一項所述的半導體裝置，其中所述第1及第3絕緣膜包含硅及氧，所述第1導電體包含鎢、鉬、或釕，所述第2導電體包含銅。7.一種半導體裝置，具備：第1絕緣膜；配線，配置在所述第1絕緣膜，包含銅、鈷、鎳、或錳；第2絕緣膜，具有與所述配線連接的第1部分，包含硅及氮；第3絕緣膜，具有與所述第1部分連接的第2部分；第1膜，配置在所述第1部分，覆蓋所述配線，包含鈦及氧、或鎢及氮；第1導電體，配置在所述第1部分，與所述第1膜相接；第2膜，覆蓋所述第2部分的側面；以及第2導電體，配置在所述第2部分，與所述第2膜相接。8.根據權利要求7所述的半導體裝置，其中所述第1導電體還配置在所述第2部分，與所述第2膜相接。9.根據權利要求7或8所述的半導體裝置，其中所述第1及第3絕緣膜包含硅及氧，所述第2膜包含鈦，所述第1導電體包含鎢、鉬、或釕，所述第2導電體包含銅。10.一種半導體裝置的制造方法，包括以下操作：在第1絕緣膜形成凹部，在所述凹部形成包含銅、鈷、鎳、或錳的配線，在所述第1絕緣膜上形成包含硅及氮的第2絕緣膜，在所述第2絕緣膜上形成第3絕緣膜，在所述第2絕緣膜形成使所述配線露出的...

【專利技術屬性】
技術研發人員：加藤敦史，
申請(專利權)人：鎧俠股份有限公司，
類型：發明
國別省市：