具有負反饋環路失調消除機制的低失調帶隙基準電壓源制造技術

本發明專利技術公開的具有負反饋環路失調消除機制的低失調帶隙基準電壓源，包括全差分斬波主運算放大器A1、單端輸出輔助運算放大器A2、頻率補償與低通濾波器模塊、帶隙基準核心電路。電路既消除了運算放大器的失調電壓，也降低了帶隙基準電壓源由于運算放大器增益不足產生的增益誤差，進而大幅提高了帶隙基準輸出電壓的精度。的精度。的精度。

【技術實現步驟摘要】
具有負反饋環路失調消除機制的低失調帶隙基準電壓源


[0001]本專利技術屬于帶隙基準電壓源
，具體涉及具有負反饋環路失調消除機制的低失調帶隙基準電壓源。

技術介紹

[0002]帶隙基準結構的電壓源是集成電路中一種常用的高精度基準電壓源，可為集成電路其它電路模塊提供與溫度、工藝變化無關的電壓。由于帶隙基準電壓源輸出精度和溫度特性影響了后級電路的精度，而帶隙基準電路中的運算放大器的增益誤差和失調電壓不僅會影響輸出電壓精度，還會影響帶隙基準輸出電壓的溫度特性。因此，為提高帶隙基準電壓源的精度和抗溫度特性，同時提升運算放大器的增益、降低放大器工藝波動，進而減小失調電壓，因此有必要實現一種具有負反饋環路失調消除機制的低失調帶隙基準電壓源。

技術實現思路

[0003]本專利技術的目的是提供具有負反饋環路失調消除機制的低失調帶隙基準電壓源，該電路消除了運算放大器的失調電壓，同時降低了由于運算放大器增益不足而導致的增益誤差。
[0004]本專利技術所采用的技術方案是，具有負反饋環路失調消除機制的低失調帶隙基準電壓源，帶隙基準電壓源電路包括全差分斬波主運算放大器A1、單端輸出輔助運算放大器A2、具有消除高頻失調電壓和噪聲的頻率補償與低通濾波器模塊以及帶隙基準核心電路。
[0005]本專利技術的特點還在于，
[0006]帶隙基準核心電路包括P型MOS管MP1、MP2，PNP雙極型晶體管Q1和Q2，電阻R1、R2和R3；晶體管Q1和Q2的基極與集電極都連在一起，晶體管Q1和Q2的集電極接在GND；晶體管Q1的發射極分別連接全差分斬波主運算放大器A1的N1端口和電阻R1，電阻R1另一端分別連接MOS管MP1的漏極和V
REF
端口；晶體管Q2的發射極與電阻R3連接，電阻R3另一端分別連接全差分斬波主運算放大器A1的P1端口和電阻R2，電阻R2的另一端連接MOS管MP2的漏極；MOS管MP1和MP2的源極連接VDD，MOS管MP1和MP2的柵極連接單端輸出輔助運算放大器A2的輸出OUT端口；
[0007]全差分斬波主運算放大器A1包括P型MOS管MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16，N型MOS管MN1、MN2、MN3、MN4、MN5，斬波器1和斬波器2；MOS管MP3、MP7、MP8、MP11和MP12的源極連接VDD，MOS管MN3、MN4和MN5的源極連接GND，MOS管MP13和MP16的漏極連接GND；MOS管MP3、MP7、MP8、MP11、MP12的柵極連接偏置電壓BIAS1，MOS管MP4、MP9、MP10的柵極連接偏置電壓BIAS2，MOS管MN1、MN2的柵極連接偏置電壓BIAS3，MOS管MP14、MP15的柵極連接共模電壓VCM；MOS管MP3的漏極連接MOS管MP4的源極，MOS管MP4的漏極連接MOS管MP5和MP6的源極，MOS管MP5的柵極經過斬波器1后連接到P1端口，MOS管MP6的柵極經過斬波器1后連接到N1端口，MOS管MP5的漏極連接MOS管MN4的漏極，MOS管MP6的漏極連接MOS管MN3的漏極；MOS管MP7的漏極連接MOS管MP9的源極，MOS管MP9的漏極連接MOS管
MN1的漏極，MOS管MN1的漏極經過斬波器2后連接到OUT+端口，MOS管MN1的源極連接MOS管MN3的漏極；MOS管MP8的漏極連接MOS管MP10的源極，MOS管MP10的漏極連接MOS管MN2的漏極，MOS管MN2的漏極經過斬波器2后連接到OUT
?
端口，MOS管MN2的源極連接MOS管MN4的漏極；MOS管MP11的漏極連接MOS管MP13和MP14的源極，MOS管MP12的漏極連接MOS管MP15和MP16的源極；MOS管MP14和MP15的漏極連接MOS管MN5的漏極和柵極；MOS管MP13和MP16的柵極分別連接MOS管MN1和MN2的漏極；MOS管MN5的柵極連接MOS管MN3和MN4的柵極；全差分斬波主運算放大器A1的P1端口和N1端口分別與單端輸出輔助運算放大器A2的P3端口和N3端口相連，全差分斬波主運算放大器A1的負輸出端口和正輸出端口分別與單端輸出輔助運算放大器A2的N2端口和P2端口相連接；
[0008]單端輸出輔助運算放大器A2包括P型MOS管MP17、MP18、MP19、MP20、MP21、MP22、MP23、MP24、MP25、MP26，N型MOS管MN6、MN7、MN8、MN9；MOS管MP17、MP18、MP21、MP25的源極連接VDD，MOS管MN8、MN9的源極連接GND；MOS管MP21、MP25的柵極連接偏置電壓BIAS1，MOS管MP20、MP22、MP26的柵極連接偏置電壓BIAS2，MOS管MN6、MN7的柵極連接偏置電壓BIAS3，MOS管MP8、MP9柵極連接偏置電壓BIAS4；MOS管MP21的漏極與MP22的源極連接，MOS管MP22的漏極與MOS管MP23和MP24的源極連接，MOS管MP23的柵極與P3端口連接，MOS管MP24的柵極與PN端口連接，MOS管MP23的漏極與MOS管MN8的漏極連接，MOS管MP24的漏極與MOS管MN9的漏極連接；MOS管MP17的漏極與MP19的源極連接，MOS管MP19的漏極與MOS管MN6的漏極連接，MOS管MP17的柵極連接MOS管MN6的漏極，MOS管MN6的源極連接MOS管MN8的漏極；MOS管MP18的漏極連接MP20的源極，MOS管MP20的漏極連接MOS管MN7的漏極和OUT輸出端口，MOS管MN7的源極連接MN9的漏極；MOS管MP25的漏極連接MP26的源極，MOS管MP26的漏極連接MP27的源極和MP28的源極，MOS管MP27的柵極與N2端口連接，MOS管MP28的柵極與P2端口連接，MOS管MP27的漏極連接MN9的漏極，MOS管MP28的漏極連接MN8的漏極；單端輸出輔助運算放大器A2的N2端口和P2端口分別連接頻率補償與低通濾波器模塊的CN端口和CP端口，單端輸出輔助運算放大器A2的OUT輸出端口連接頻率補償與低通濾波器模塊的COUT端口；
[0009]單頻率補償與低通濾波器模塊包括電容C1、C2和C3；電容C1的一端連接CP端口，另一端連接GND；電容C2的一端連接CN端口，另一端連接GND；電容C3的一端連接CN端口，另一端連接COUT端口；
[0010]本專利技術的有益效果是，具有負反饋環路失調消除機制的低失調帶隙基準電壓源。相比于現有技術具有以下優勢：
[0011](1)電路采用雙運放級聯結構，增加了反饋環路的增益，降低了反饋環路的增益誤差。
[0012](2)利用斬波技術消除了全差分斬波主運算放大器A1的失調電壓。
[0013](3)利用負反饋環路失調消除機制大幅度降低了運算放大器A2的失調電壓。
[0014](4)電路采用的頻率補償與低通濾波器模塊既可以以低通濾波器結構消除高頻失調電壓和噪聲，又可與本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.具有負反饋環路失調消除機制的低失調帶隙基準電壓源，其特征在于，所述帶隙基準電壓源電路包括全差分斬波主運算放大器A1、單端輸出輔助運算放大器A2、具有消除高頻失調電壓和噪聲的頻率補償與低通濾波器模塊以及帶隙基準核心電路。2.如權利要求1所述的具有負反饋環路失調消除機制的低失調帶隙基準電壓源，其特征在于，所述帶隙基準核心電路包括P型MOS管MP1、MP2，PNP雙極型晶體管Q1和Q2，電阻R1、R2和R3；所述晶體管Q1和Q2的基極與集電極都連在一起，所述晶體管Q1和Q2的集電極接在GND；所述晶體管Q1的發射極分別連接所述全差分斬波主運算放大器A1的N1端口和所述電阻R1的一端，所述電阻R1另一端分別連接所述MOS管MP1的漏極和V
REF
端口；所述晶體管Q2的發射極與所述電阻R3連接，所述電阻R3另一端分別連接所述全差分斬波主運算放大器A1的P1端口和所述電阻R2，所述電阻R2的另一端連接所述MOS管MP2的漏極；所述MOS管MP1和MP2的源極連接VDD，所述MOS管MP1和MP2的柵極連接所述單端輸出輔助運算放大器A2的輸出OUT端口。3.如權利要求1所述的具有負反饋環路失調消除機制的低失調帶隙基準電壓源，其特征在于，所述全差分斬波主運算放大器A1包括P型MOS管MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16，N型MOS管MN1、MN2、MN3、MN4、MN5，斬波器1和斬波器2；所述MOS管MP3、MP7、MP8、MP11和MP12的源極連接VDD，所述MOS管MN3、MN4和MN5的源極連接GND，所述MOS管MP13和MP16的漏極連接GND；所述MOS管MP3、MP7、MP8、MP11、MP12的柵極連接偏置電壓BIAS1，所述MOS管MP4、MP9、MP10的柵極連接偏置電壓BIAS2，所述MOS管MN1、MN2的柵極連接偏置電壓BIAS3，所述MOS管MP14、MP15的柵極連接共模電壓VCM；所述MOS管MP3的漏極連接所述MOS管MP4的源極，所述MOS管MP4的漏極連接所述MOS管MP5和MP6的源極，所述MOS管MP5的柵極經過所述斬波器1后連接到P1端口，所述MOS管MP6的柵極經過所述斬波器1后連接到N1端口，所述MOS管MP5的漏極連接所述MOS管MN4的漏極，所述MOS管MP6的漏極連接所述MOS管MN3的漏極；所述MOS管MP7的漏極連接所述MOS管MP9的源極，所述MOS管MP9的漏極連接所述MOS管MN1的漏極，所述MOS管MN1的漏極經過所述斬波器2后連接到OUT+端口，所述MOS管MN1的源極連接所述MOS管MN3的漏極；所述MOS管MP8的漏極連接所述MOS管MP10的源極，所述MOS管MP10的漏極連接MOS管MN2的漏極，所述MOS管MN2的漏極經過所述斬波器2后連接到OUT
?
端口，所述MOS管MN2的源極連接所述MOS管MN4的漏極；所述MOS管MP11的漏極連接所述MOS管MP13和MP14的源極，...

【專利技術屬性】
技術研發人員：井凱，賈楊鵬，曹家博，王鳳娟，
申請(專利權)人：西安理工大學，
類型：發明
國別省市：