本申請(qǐng)涉及集成電路，公開(kāi)了一種集成電路封裝框架，在同樣規(guī)格的封裝中可以提供更好的散熱性能。該封裝框架包括：片狀的基島，芯片，散熱片和兩個(gè)連接筋；基島的第一面與芯片貼合，散熱片配置在基島的第二面，芯片和散熱片的覆蓋范圍均在基島的覆蓋范圍之內(nèi)；基島總體上呈矩形輪廓，該矩形輪廓兩條相對(duì)邊的中部各自形成向基島中心凹陷的內(nèi)凹結(jié)構(gòu)，兩個(gè)連接筋分別在兩個(gè)內(nèi)凹結(jié)構(gòu)內(nèi)與基島連接；基島的第一面的一個(gè)角設(shè)置有局部電鍍區(qū)域，局部電鍍區(qū)域與芯片之間以預(yù)定的安全距離隔開(kāi)，局部電鍍區(qū)域的覆蓋范圍有部分與散熱片的覆蓋范圍重合，局部電鍍區(qū)域的打線(xiàn)位置位于重合部分。局部電鍍區(qū)域的打線(xiàn)位置位于重合部分。局部電鍍區(qū)域的打線(xiàn)位置位于重合部分。
【技術(shù)實(shí)現(xiàn)步驟摘要】
集成電路封裝框架
[0001]本申請(qǐng)涉及集成電路，特別涉及集成電路封裝技術(shù)。
技術(shù)介紹
[0002]本部分旨在為權(quán)利要求書(shū)中陳述的本申請(qǐng)的實(shí)施方式提供背景或上下文。此處的描述不因?yàn)榘ㄔ诒静糠种芯统姓J(rèn)是已被公開(kāi)的現(xiàn)有技術(shù)。
[0003]在半導(dǎo)體封裝領(lǐng)域，特別是針對(duì)高集成度和高性能的芯片，小尺寸和高密度的封裝技術(shù)已經(jīng)成為一種普遍應(yīng)用的解決方案。例如，SSOP（Shrink Small
?
Outline Package）作為一種常見(jiàn)的封裝類(lèi)型，在電子設(shè)備不斷追求小型化的趨勢(shì)下獲得了廣泛應(yīng)用。SSOP封裝具有小尺寸和緊湊的引腳間距，滿(mǎn)足了電子設(shè)備小型化的需求，并且提供了高引腳密度，支持了更復(fù)雜的功能集成。然而，盡管SSOP封裝在滿(mǎn)足許多應(yīng)用需求方面具有顯著優(yōu)勢(shì)，但也存在一些局限性和問(wèn)題需要解決。
[0004]現(xiàn)有的SSOP封裝在面對(duì)功率較大的芯片時(shí)無(wú)法有效解決散熱問(wèn)題。隨著芯片性能的提升，功耗也相應(yīng)增加，這導(dǎo)致芯片產(chǎn)生更多的熱量。然而，現(xiàn)有的SSOP封裝在散熱設(shè)計(jì)方面存在一定的局限性，散熱片的面積有限，無(wú)法有效地排除熱量，可能會(huì)導(dǎo)致芯片的溫度過(guò)高，進(jìn)而影響芯片的穩(wěn)定性和壽命。
技術(shù)實(shí)現(xiàn)思路
[0005]本申請(qǐng)的目的在于提供一種集成電路封裝框架，在同樣規(guī)格的封裝中可以提供更好的散熱性能。
[0006]本申請(qǐng)公開(kāi)了一種集成電路封裝框架，包括：片狀的基島，芯片，散熱片和兩個(gè)連接筋；所述基島的第一面與所述芯片貼合，所述散熱片配置在所述基島的第二面，所述芯片和所述散熱片的覆蓋范圍均在所述基島的覆蓋范圍之內(nèi)；所述基島總體上呈矩形輪廓，該矩形輪廓包括相對(duì)的第一邊和第二邊，第一邊和第二邊的中部各自形成向所述基島中心凹陷的內(nèi)凹結(jié)構(gòu)，所述兩個(gè)連接筋分別在兩個(gè)所述內(nèi)凹結(jié)構(gòu)內(nèi)與所述基島連接，且所述兩個(gè)連接筋與所述基島的兩個(gè)連接點(diǎn)之間的距離小于第一邊和第二邊之間的距離；所述基島的第一面的一個(gè)角設(shè)置有局部電鍍區(qū)域，所述局部電鍍區(qū)域與所述芯片之間以預(yù)定的安全距離隔開(kāi)，所述局部電鍍區(qū)域的覆蓋范圍有部分與所述散熱片的覆蓋范圍重合，所述局部電鍍區(qū)域的打線(xiàn)位置位于重合部分。
[0007]在一個(gè)優(yōu)選例中，所述框架包括M個(gè)引腳，其中至少N個(gè)相鄰引腳之間通過(guò)導(dǎo)電的內(nèi)部打線(xiàn)區(qū)域連接在一起，M>N>1，所述內(nèi)部打線(xiàn)區(qū)域通過(guò)多條金屬線(xiàn)與所述芯片電連接，其中至少一條金屬線(xiàn)在所述內(nèi)部打線(xiàn)區(qū)域中的打線(xiàn)位置位于兩個(gè)相鄰引腳之間。
[0008]在一個(gè)優(yōu)選例中，所述內(nèi)凹結(jié)構(gòu)呈半圓弧形狀，所述連接筋與所述基島的連接點(diǎn)在該半圓弧形狀最靠近所述基島中心的位置。
[0009]在一個(gè)優(yōu)選例中，所述內(nèi)凹結(jié)構(gòu)呈矩形，其中所述連接筋與所述基島的連接點(diǎn)在所述矩形靠近所述基島中心的一條邊上。
[0010]在一個(gè)優(yōu)選例中，所述局部電鍍區(qū)域是鍍銀區(qū)。
[0011]在一個(gè)優(yōu)選例中，所述局部電鍍區(qū)域接地。
[0012]在一個(gè)優(yōu)選例中，所述局部電鍍區(qū)域接電源。
[0013]在一個(gè)優(yōu)選例中，在一個(gè)所述基島上封裝一個(gè)芯片。
[0014]在一個(gè)優(yōu)選例中，在一個(gè)所述基島上封裝多個(gè)芯片。
[0015]在一個(gè)優(yōu)選例中，所述封裝框架為塑封封裝框架。
[0016]在本申請(qǐng)的實(shí)施方式中，通過(guò)在矩形基島的一對(duì)相對(duì)邊上分別構(gòu)建內(nèi)凹結(jié)構(gòu)，使得基島在這個(gè)方向上的尺寸可以超過(guò)與兩個(gè)連接筋的兩個(gè)連接點(diǎn)之間的距離，從而使得基島可以做得更大，相應(yīng)地可以布置更大散熱片，從而在同樣規(guī)則的封裝中可以提高散熱性能。此外，還可以有更大的可容納芯片的區(qū)域。因?yàn)榫植侩婂儏^(qū)域和芯片之間要有一定的安全距離，所以局部電鍍區(qū)域也限制了芯片的尺寸。當(dāng)基島因?yàn)閮?nèi)凹結(jié)構(gòu)的存在而可以做得更大時(shí)，局部電鍍區(qū)域也可以布置在基島與連接筋的連接點(diǎn)之外的區(qū)域，從而減小了對(duì)芯片尺寸的限制，可以有更大的可容納芯片的區(qū)域。局部電鍍區(qū)域的打線(xiàn)位置位于局部電鍍區(qū)域與散熱片重合的區(qū)域，可以避免脫線(xiàn)風(fēng)險(xiǎn)。
[0017]因?yàn)閮?nèi)凹結(jié)構(gòu)的存在，使得基島的四個(gè)角可以超越原本連接筋的限制向外延伸，這使得在基島一個(gè)角上的局部電鍍區(qū)域的位置也向外移動(dòng)。因?yàn)榫植侩婂儏^(qū)域通常和芯片有一定的安全間隔，所以局部電鍍區(qū)域的外移也留出更多的空間給芯片，從而可以布置更大芯片或更多芯片。
[0018]進(jìn)一步地，通過(guò)將多個(gè)相鄰引腳用導(dǎo)電材料連接在一起，形成一整塊內(nèi)部打線(xiàn)區(qū)域，該區(qū)域的大小顯著大于原來(lái)這些相鄰引腳的打線(xiàn)區(qū)域之和，這樣可以在原來(lái)不能打線(xiàn)的位置（例如兩個(gè)引腳之間）打線(xiàn)，從而能夠在芯片和內(nèi)部打線(xiàn)區(qū)域之間打更多的金屬線(xiàn)，這些并聯(lián)的金屬線(xiàn)可以大大減少打線(xiàn)電阻和引腳電阻。
[0019]上述
技術(shù)實(shí)現(xiàn)思路
中公開(kāi)的各個(gè)技術(shù)特征、在下文各個(gè)實(shí)施方式和例子中公開(kāi)的各技術(shù)特征、以及附圖中公開(kāi)的各個(gè)技術(shù)特征，都可以自由地互相組合，從而構(gòu)成各種新的技術(shù)方案（這些技術(shù)方案均應(yīng)該視為在本說(shuō)明書(shū)中已經(jīng)記載），除非這種技術(shù)特征的組合在技術(shù)上是不可行的。例如，在一個(gè)例子中公開(kāi)了特征A+B+C，在另一個(gè)例子中公開(kāi)了特征A+B+D+E，而特征C和D是起到相同作用的等同技術(shù)手段，技術(shù)上只要擇一使用即可，不可能同時(shí)采用，特征E技術(shù)上可以與特征C相組合，則，A+B+C+D的方案因技術(shù)不可行而應(yīng)當(dāng)不被視為已經(jīng)記載，而A+B+C+E的方案應(yīng)當(dāng)視為已經(jīng)被記載。
附圖說(shuō)明
[0020]圖1是根據(jù)本申請(qǐng)一個(gè)實(shí)施例的單芯片集成電路封裝框架示意圖；圖2是根據(jù)本申請(qǐng)一個(gè)實(shí)施例的多芯片集成電路封裝框架示意圖；圖3是根據(jù)本申請(qǐng)一個(gè)實(shí)施例的單芯片集成電路封裝框架示意圖；圖4是根據(jù)本申請(qǐng)一個(gè)實(shí)施例的多芯片集成電路封裝框架示意圖。
[0021]圖中用到的附圖標(biāo)記如下：芯片1
基島2散熱片3連接筋4內(nèi)凹結(jié)構(gòu)5塑封封裝外部輪廓6局部電鍍區(qū)域7融合多個(gè)引腳的內(nèi)部打線(xiàn)區(qū)域8引腳9芯片邊緣和基島邊緣之間的間隔10第一邊11第二邊12
具體實(shí)施方式
[0022]在以下的敘述中，為了使讀者更好地理解本申請(qǐng)而提出了許多技術(shù)細(xì)節(jié)。但是，本領(lǐng)域的普通技術(shù)人員可以理解，即使沒(méi)有這些技術(shù)細(xì)節(jié)和基于以下各實(shí)施方式的種種變化和修改，也可以實(shí)現(xiàn)本申請(qǐng)所要求保護(hù)的技術(shù)方案。
[0023]部分概念的說(shuō)明：基島：在半導(dǎo)體封裝中，基島（Die Pad）是一種重要的組成部分。基島是半導(dǎo)體芯片被安裝并固定的地方，同時(shí)也是芯片與封裝體的物理和電氣連接點(diǎn)。基島的設(shè)計(jì)和材料選擇對(duì)于半導(dǎo)體封裝的性能和可靠性具有關(guān)鍵性的影響。基島的尺寸和形狀取決于封裝的設(shè)計(jì)和芯片的需求。基島通常由導(dǎo)電材料（如銅或鋁）制成，以便提供良好的電氣連接。此外，基島也可以作為散熱部件，將芯片產(chǎn)生的熱量傳導(dǎo)到封裝體，然后散發(fā)到環(huán)境中，以防止芯片過(guò)熱。
[0024]打線(xiàn)：在半導(dǎo)體封裝中，打線(xiàn)（Wire Bonding）是一種常用的互連技術(shù)，用于連接芯片（Die）和封裝引腳（Leads）或其他電子設(shè)備。打線(xiàn)過(guò)程通常由專(zhuān)門(mén)的設(shè)備完成，首先在芯片上選擇一個(gè)焊點(diǎn)，然后將一根非常細(xì)的金屬線(xiàn)（通常是金線(xiàn)或銅線(xiàn)）連接到這個(gè)焊點(diǎn)上，然后通過(guò)超聲波、熱壓或其他方法將線(xiàn)固定到本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
【技術(shù)特征摘要】
1.一種集成電路封裝框架，其特征在于，包括：片狀的基島，芯片，散熱片和兩個(gè)連接筋；所述基島的第一面與所述芯片貼合，所述散熱片配置在所述基島的第二面，所述芯片和所述散熱片的覆蓋范圍均在所述基島的覆蓋范圍之內(nèi)；所述基島總體上呈矩形輪廓，該矩形輪廓包括相對(duì)的第一邊和第二邊，第一邊和第二邊的中部各自形成向所述基島中心凹陷的內(nèi)凹結(jié)構(gòu)，所述兩個(gè)連接筋分別在兩個(gè)所述內(nèi)凹結(jié)構(gòu)內(nèi)與所述基島連接，且所述兩個(gè)連接筋與所述基島的兩個(gè)連接點(diǎn)之間的距離小于第一邊和第二邊之間的距離；所述基島的第一面的一個(gè)角設(shè)置有局部電鍍區(qū)域，所述局部電鍍區(qū)域與所述芯片之間以預(yù)定的安全距離隔開(kāi)，所述局部電鍍區(qū)域的覆蓋范圍有部分與所述散熱片的覆蓋范圍重合，所述局部電鍍區(qū)域的打線(xiàn)位置位于重合部分。2.如權(quán)利要求1所述的集成電路封裝框架，其特征在于，所述框架包括M個(gè)引腳，其中至少N個(gè)相鄰引腳之間通過(guò)導(dǎo)電的內(nèi)部打線(xiàn)區(qū)域連接在一起，M>N>1，所述內(nèi)部打線(xiàn)區(qū)域通過(guò)多條金屬線(xiàn)與所...
【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：王玲，夏晨，張澤飛，
申請(qǐng)(專(zhuān)利權(quán))人：上海類(lèi)比半導(dǎo)體技術(shù)有限公司，
類(lèi)型：發(fā)明
國(guó)別省市：
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。