本發明專利技術公開了一種屏蔽柵MOSFET結構，引入續流結構，在溝槽柵極結構的一側為正常屏蔽柵元胞結構，在溝槽柵極結構的另一側為續流結構，當器件處于體二極管續流狀態時，續流結構的形成反型層溝道，產生從源極到漏極的電流，由于該電流為多子電流，沒有少子存儲效應，因此當器件從體二極管續流狀態轉換為體二極管阻斷狀態時，不需要進行少子的抽取，反向恢復過程短，縮短反向恢復時間，能夠有效地優化器件的體二極管特性。件的體二極管特性。件的體二極管特性。
【技術實現步驟摘要】
一種屏蔽柵MOSFET結構
[0001]本專利技術實施例涉及半導體
，尤其涉及一種屏蔽柵MOSFET結構。
技術介紹
[0002]為了提高雙擴散金屬氧化物半導體場效應管的性能，研究者提出了屏蔽柵金屬
?
氧化物半導體場效應晶體管(MetalOxideSemiconductorField EffectTransistor,MOSFET)等新型結構。屏蔽柵MOSFET可利用屏蔽柵電極作為“體內場板”來降低漂移區的電場，所以屏蔽柵MOSFET通常具有更低的導通電阻和更高的擊穿電壓，是中低壓同步整流電源的重要元器件。
[0003]但現有技術中，由于屏蔽柵MOSFET體二極管為P型體區與N型漂移區構成常規PN結二極管，因此當體二極管從正向導通回到反向阻斷狀態時，會存在較長的反向恢復過程，從而影響器件應用的頻率范圍。
技術實現思路
[0004]本專利技術提供一種屏蔽柵MOSFET結構，減小反向恢復電流，縮短反向恢復時間，能夠有效地優化屏蔽柵MOSFET的體二極管特性。
[0005]本專利技術實施例提供一種屏蔽柵MOSFET結構，包括：
[0006]沿第一方向依次層疊設置的漏極金屬、第一導電類型襯底和第一導電類型漂移區；
[0007]溝槽柵極結構，所述溝槽柵極結構部分設置在所述第一導電類型漂移區內；
[0008]形成于所述溝槽柵極結構內的屏蔽柵多晶硅電極、控制柵多晶硅電極和續流柵多晶硅電極；其中，所述控制柵多晶硅電極和所述續流柵多晶硅電極均分布在所述屏蔽柵多晶硅電極遠離所述第一導電類型襯底一側，所述控制柵多晶硅電極和所述續流柵多晶硅電極沿第二方向分布在所述溝槽柵極結構內的兩側；所述第一方向與所述第二方向相交；所述屏蔽柵多晶硅電極側壁及底部設有緊貼所述溝槽柵極結構內壁的屏蔽柵介質層；所述控制柵多晶硅電極側壁設有緊貼所述溝槽柵極結構內壁的控制柵介質層；所述續流柵多晶硅電極側壁設有緊貼所述溝槽柵極結構內壁的續流柵介質層；
[0009]分別設置在所述溝槽柵極結構兩側的第二導電類型半導體區；在所述第二導電類型半導體區遠離所述第一導電類型漂移區表面上，相鄰所述溝槽柵極結構設置的第一導電類型半導體源區，在所述第一導電類型半導體源區遠離所述溝槽柵極結構的一側設置的第二導電類型半導體歐姆接觸區；
[0010]續流二極管開啟電壓調節區，所述續流二極管開啟電壓調節區設置在所述續流柵介質層與相鄰所述第二導電類型半導體區之間；由所述續流柵多晶硅電極、所述續流柵介質層和所述續流二極管開啟電壓調節區所構成的金屬
?
絕緣層
?
半導體結構的閾值電壓小于所述第二導電類型半導體體區和所述第一導電類型半導體漂移區所構成的PN結的正向導通電壓；
[0011]柵源間介質層，柵源間介質層，所述柵源間介質層覆蓋所述溝槽柵極結構，以及部分覆蓋所述第一導電類型半導體源區；
[0012]源極金屬；所述源極金屬覆蓋所述第二導電類型半導體歐姆接觸區，以及覆蓋所述第一導電類型半導體源區的剩余部分。
[0013]可選的，所述屏蔽柵多晶硅電極和所述續流柵多晶硅電極連接相同電位。
[0014]可選的，在所述第二方向上，所述述續流柵介質層的厚度小于所述控制柵介質層的厚度。
[0015]可選的，所述續流二極管開啟電壓調節區為低摻雜的第二導電類型，其中，摻雜濃度小于1013cm3。
[0016]可選的，所述續流二極管開啟電壓調節區為低摻雜的第一導電類型，其中，當所述屏蔽柵MOSFET處于阻斷模式，所述續流二極管開啟電壓調節區被所述第二導電類型半導體體區耗盡。
[0017]可選的，所述的屏蔽柵MOSFET結構，還包括第二導電類型半導體保護區；所述第二導電類型半導體保護區設置在所述第一導電類型漂移區內，與所述續流二極管開啟電壓調節區相鄰；其中，所述第二導電類型半導體保護區與所述續流二極管開啟電壓調節區之間具有間隔，所述第二導電類型半導體保護區與所述屏蔽柵介質層接觸；所述第二導電類型半導體保護區遠離所述續流二極管開啟電壓調節區的表面超過所述屏蔽柵介質層的遠離所述續流二極管開啟電壓調節區的表面。
[0018]可選的，所述第一導電類型為N型導電類型，第二導電類型為P型導電類型；或第一導電類型為P型導電類型，第二導電類型為N型導電類型。
[0019]可選的，所述屏蔽柵介質層、所述控制柵介質層和所述續流柵介質層的材料為二氧化硅或高K材料。
[0020]可選的，所述第二導電類型半導體歐姆接觸區和所述第一導電類型半導體源區的相鄰表面直接接觸。
[0021]可選的，所述第一導電類型襯底、所述第二導電類型半導體歐姆接觸區和所述第一導電類型半導體源區的摻雜濃度大于所述續流二極管開啟電壓調節區的摻雜濃度。
[0022]本專利技術實施例提供的技術方案通過在所述續流柵介質層與相鄰所述第二導電類型半導體區之間設置續流二極管開啟電壓調節區，引入續流結構，并且由于所述續流柵多晶硅電極、所述續流柵介質層和所述續流二極管開啟電壓調節區所構成的金屬
?
絕緣層
?
半導體結構的閾值電壓小于所述第二導電類型半導體體區和所述第一導電類型半導體漂移區所構成的PN結的正向導通電壓，所以當器件處于體二極管續流狀態時，續流結構的形成反型層溝道，產生從源極到漏極的電流，由于該電流為多子電流，沒有少子存儲效應，因此當器件從體二極管續流狀態轉換為體二極管阻斷狀態時，不需要進行少子的抽取，反向恢復過程短，縮短反向恢復時間，能夠有效地優化器件的體二極管特性。
附圖說明
[0023]圖1為本專利技術實施例提供的一種屏蔽柵MOSFET結構的示意圖。
[0024]圖2為本專利技術實施例提供的又一種屏蔽柵MOSFET結構的示意圖。
具體實施方式
[0025]為使本專利技術實施例的目的、技術方案和優點更加清楚，下面將結合本專利技術實施例中的附圖，對本專利技術實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本專利技術一部分實施例，而不是全部的實施例?；诒緦＠夹g中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本專利技術保護的范圍。
[0026]以下結合附圖和具體實施例對本專利技術作進一步詳細說明。根據下面的說明，本專利技術的優點和特征將更清楚。應當理解，說明書的附圖均采用了非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本專利技術實施例的目的。
[0027]圖1為本專利技術實施例提供的一種屏蔽柵MOSFET結構的示意圖，參見圖1，包括：沿第一方向Y依次層疊設置的漏極金屬1、第一導電類型襯底2和第一導電類型漂移區3；
[0028]溝槽柵極結構，所述溝槽柵極結構部分設置在所述第一導電類型漂移區3內；
[0029]形成于所述溝槽柵極結構內的屏蔽柵多晶硅電極7、控制柵多晶硅電極8和續流柵多晶硅電極9；其中，所述控制柵多晶硅電極8和所述續流柵多晶硅電極9均分布在所述屏蔽柵多晶硅電極7遠離所本文檔來自技高網...
【技術保護點】
【技術特征摘要】
1.一種屏蔽柵MOSFET結構，其特征在于，包括：沿第一方向依次層疊設置的漏極金屬、第一導電類型襯底和第一導電類型漂移區；溝槽柵極結構，所述溝槽柵極結構部分設置在所述第一導電類型漂移區內；形成于所述溝槽柵極結構內的屏蔽柵多晶硅電極、控制柵多晶硅電極和續流柵多晶硅電極；其中，所述控制柵多晶硅電極和所述續流柵多晶硅電極均分布在所述屏蔽柵多晶硅電極遠離所述第一導電類型襯底一側，所述控制柵多晶硅電極和所述續流柵多晶硅電極沿第二方向分布在所述溝槽柵極結構內的兩側；所述第一方向與所述第二方向相交；所述屏蔽柵多晶硅電極側壁及底部設有緊貼所述溝槽柵極結構內壁的屏蔽柵介質層；所述控制柵多晶硅電極側壁設有緊貼所述溝槽柵極結構內壁的控制柵介質層；所述續流柵多晶硅電極側壁設有緊貼所述溝槽柵極結構內壁的續流柵介質層；分別設置在所述溝槽柵極結構兩側的第二導電類型半導體區；在所述第二導電類型半導體區遠離所述第一導電類型漂移區表面上，相鄰所述溝槽柵極結構設置的第一導電類型半導體源區，在所述第一導電類型半導體源區遠離所述溝槽柵極結構的一側設置的第二導電類型半導體歐姆接觸區；續流二極管開啟電壓調節區，所述續流二極管開啟電壓調節區設置在所述續流柵介質層與相鄰所述第二導電類型半導體區之間；由所述續流柵多晶硅電極、所述續流柵介質層和所述續流二極管開啟電壓調節區所構成的金屬
?
絕緣層
?
半導體結構的閾值電壓小于所述第二導電類型半導體體區和所述第一導電類型半導體漂移區所構成的PN結的正向導通電壓；柵源間介質層，所述柵源間介質層覆蓋所述溝槽柵極結構，以及部分覆蓋所述第一導電類型半導體源區；源極金屬；所述源極金屬覆蓋所述第二導電類型半導體歐姆接觸區，以及覆蓋所述第一導電類型半導體源區的剩余部分。2.根據權利要求1所述的屏蔽柵MOSFET結構，其特征在于，所述屏蔽柵多晶硅電極和所述續流柵多晶硅電極連接相同電位。3.根據權利要求1所述的屏...
【專利技術屬性】
技術研發人員：羅志云，潘夢渝，王飛，
申請(專利權)人：恒泰柯半導體上海有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。