基于第三代寬禁帶半導體器件的電源輸入側整流電路制造技術

本發明專利技術公開了一種基于第三代寬禁帶半導體器件的電源輸入側整流電路，采用兩個第三代寬禁帶半導體器件和兩個硅基晶閘管，其中兩個第三代寬禁帶半導體器件共源極連接，兩個硅基晶閘管共陰極連接。該電路利用了第三代寬禁帶半導體器件導通電阻小、器件尺寸小的特點，同時利用了硅基晶閘管的延時可控導通功能，并使晶閘管直接將浪涌抑制電阻短路，不再需要繼電器。最終使電源輸入側的整流工作損耗下降至一半以下，尺寸減小至少1/3。另外，該電路中的第三代寬禁帶半導體器件還實現了自驅動功能，無需第三方供電，且正負半周自動完成轉換，電路十分簡單，成本低。成本低。成本低。

【技術實現步驟摘要】
基于第三代寬禁帶半導體器件的電源輸入側整流電路


[0001]本專利技術涉及一種基于第三代寬禁帶半導體器件的電源輸入側整流電路。

技術介紹

[0002]隨著世界各個國家參與到全球化競爭，提高能源利用效率已經成為各國之間新的競爭方式之一。因此在電源領域，輸入側整流解決方案的價值非常值得深度挖掘。電源輸入側的整流主要包含整流和浪涌抑制這兩個部分電路，如圖1所示。其中整流部分又分橋式整流和無橋的整流兩種解決方案。雖然無橋整流方案的效率高，但其控制復雜，且需要與后端的功率因素矯正電路(PFC)配合使用，在不需要PFC的場合則不適用，具有很大的局限性。因此，橋式整流解決方案，因其簡單實用，仍然廣受歡迎。傳統的橋式整流解決方案有兩種，一種如圖2所示，采用四個硅基二極管，兩個共陰極，兩個共陽極，兩兩之間串聯，其電路簡單、成本低、尺寸小且無須控制，但是正負半周均有兩個二極管串聯導通，損耗高，不利于大功率電源；另一種如圖3所示，采用兩個硅基MOSFET替代圖2中的兩個共陽極硅基二極管，其電路相對復雜，且需要第三方供電和正負半周轉換判別電路。另外，傳統的硅基MOSFET封裝尺寸仍然偏大、損耗仍然偏高，不利于高度集成化的設計。
[0003]另一方面，如圖4所示，傳統的浪涌抑制電路串聯在橋式整流與儲能電容之間，采用一個電流限制電阻，常用熱敏電阻抑制電源開機瞬間產生的浪涌電流，在電源正常工作后，由繼電器將限流電流延時短路，以降低功耗，如圖4所示。但是，由于繼電器100毫歐左右的導通電阻仍然很大，而該浪涌抑制電路串聯在主功率回路中，其導通電流很大，繼電器產生的損耗仍然不容忽視，而且，繼電器的尺寸還很大，不利于高功率密度電源的設計需要，繼電器也需要額外的驅動和第三方供電，電路復雜、成本高。
[0004]近年來，隨著SiC(碳化硅)和GaN(氮化鎵)為代表的第三代寬禁帶半導體MOSFET和HEMT功率器件的發展，其導通電阻小、器件尺寸小，作為整流橋整流的工作損耗大大降低，十分有利于大功率、高度集成化的設計需要。有了第三代寬禁帶半導體器件，相比較于復雜的無橋整流解決方案，我們更加注重如何去改善橋式整流的特性，并考慮高度集成化的設計。本專利技術便是基于這個目標，結合成本控制的需要，提出了基于第三代寬禁帶半導體器件和硅基晶閘管相結合的橋式解決方案，且不需要再使用繼電器。

技術實現思路

[0005]本專利技術的目的在于提供一種基于第三代寬禁帶半導體器件的電源輸入側整流電路。
[0006]本專利技術的目的通過以下技術方案實現：
[0007]一種基于第三代寬禁帶半導體器件的電源輸入側整流電路，其特征在于包括：兩個第三代寬禁帶半導體器件Q1和Q2、控制Q1和Q2的自動控制與驅動電路、兩個硅基晶閘管Q3和Q4、控制Q3和Q4的遲延控制與驅動電路、兩個整流二極管D1和D2、限流電阻Rs、儲能電容、交流輸入、EMI濾波器；
[0008]所述Q1和Q2共源極，Q1的漏級連接至Q3的陽極，Q2的漏級連接至Q4的陽極，自動控制與驅動電路分別連接至Q1的柵極和Q2的柵極，所述Q3和Q4共陰極，Q3和Q4的陰極都連接至限流電阻Rs的右側，D1、D2的陰極并聯至限流電阻Rs的左側，D1的陽極與Q1的漏級連接，D2的陽極與Q2的漏級連接；
[0009]所述儲能電容一端連接到限流電阻Rs的右側，另一端連接到Q1和Q2的源極；
[0010]所述交流輸入的L線和N線經EMI濾波器濾波后，分別連接到Q1的漏級和Q2的漏級；
[0011]遲延控制與驅動電路分別連接到Q3和Q4的陰極；
[0012]其中的第三代寬禁帶半導體器件是指第三代寬禁帶半導體功率MOSFET(金屬
?
氧化物
?
半導體場效應晶體管)或HEMT(高電子遷移率晶體管)。
[0013]優選的，兩個共源極第三代寬禁帶半導體器件Q1和Q2的自動控制與驅動電路與交流輸入同步，Q1和Q2錯相180
°
工作。
[0014]優選的，所述自動控制與驅動電路包括Q1的控制與驅動電路以及Q2的控制與驅動電路；
[0015]Q1的控制與驅動電路包括兩個二極管D5和D7、三個限流分壓電阻R1A、R1B、R1C、p型三極管Q5、穩壓管ZD1，經濾波后的N線連接D5的陽極，D5的陰極依次連接R1A、R1B、R1C，R1C連接Q5的集電極和ZD1的陽極，Q5的發射極和ZD1的陰極連接至Q1的柵極，Q5的基極連接到R1B與R1C之間，D7的陽極連接至Q5的基極，D7的陰極連接至Q1的柵極；
[0016]Q2的控制與驅動電路的結構與Q1的控制與驅動電路相同。
[0017]優選的，所述遲延控制與驅動電路包括抑制振蕩電阻R2、兩個噪聲抑制電阻R3A和R3B、兩個負載電阻R4和R5、兩個穩壓管ZD3和ZD4、三個電容C1、C2和C3、兩個濾波電容C4和C5、二極管D9和D10；
[0018]R4、C4、ZD3之間并聯，其一端連接到Q3的陰極，另一端與R3A的左側連接，R5、C5、ZD4之間并聯，其一端連接到Q4的陰極，另一端與R3B的左側連接，R3A的右側與R3B的右側連接；
[0019]C3一端連接到Q4的陰極，另一端連接到R3A的左側，C2與C1之間串聯，再與C3并聯，D10的陽極連接到Q4的陰極，D10的陰極連接到D9的陽極，D9的陰極連接到R3A的左側，交流延遲驅動信號一端經過R2輸入到D9的陽極，另一端輸入到C1與C2之間。
[0020]優選的，所述交流延遲驅動信號來自后一級電路：PFC(功率因素矯正)功率變換電路中主電感的耦合線圈。
[0021]本專利技術的電源輸入側整流電路包含橋式整流電路和浪涌抑制電路。橋式整流電路采用兩個第三代寬禁帶半導體器件和兩個硅基晶閘管，其中兩個第三代寬禁帶半導體器件共源極連接，兩個硅基晶閘管共陰極連接。該電路利用了第三代寬禁帶半導體器件導通電阻小、器件尺寸小的特點，同時利用了硅基晶閘管的延時可控導通功能，并使晶閘管直接將浪涌抑制電阻短路，不再需要繼電器。最終使電源輸入側的整流工作損耗下降至一半以下，尺寸減小至少1/3。另外，該電路中的第三代寬禁帶半導體器件還實現了自驅動功能，無需第三方供電，且正負半周自動完成轉換，電路十分簡單，成本低。
附圖說明
[0022]圖1為電源輸入側解決方案示意圖。
[0023]圖2為傳統橋式整流方案一。
[0024]圖3為傳統橋式整流方案二。
[0025]圖4為傳統浪涌抑制解決方案示意圖。
[0026]圖5為本專利技術的電路圖。
[0027]圖6為本專利技術的晶閘管的延時控制與驅動電路圖。
[0028]圖7為本專利技術的晶體管的自動控制與驅動電路圖。
具體實施方式
[0029]實施例1
[0030]如圖5
?
7所示，本基于第三代寬禁帶半導體器件的電源輸入側整流電路，其包括：兩個第三代寬禁帶半導體器件Q1和Q2、控制Q1和Q2的自動控制與驅動電路、兩本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種基于第三代寬禁帶半導體器件的電源輸入側整流電路，其特征在于包括：兩個第三代寬禁帶半導體器件Q1和Q2、控制Q1和Q2的自動控制與驅動電路、兩個硅基晶閘管Q3和Q4、控制Q3和Q4的遲延控制與驅動電路、兩個整流二極管D1和D2、限流電阻Rs、儲能電容、交流輸入、EMI濾波器；所述Q1和Q2共源極，Q1的漏級連接至Q3的陽極，Q2的漏級連接至Q4的陽極，自動控制與驅動電路分別連接至Q1的柵極和Q2的柵極，所述Q3和Q4共陰極，Q3和Q4的陰極都連接至限流電阻Rs的右側，D1、D2的陰極并聯至限流電阻Rs的左側，D1的陽極與Q1的漏級連接，D2的陽極與Q2的漏級連接；所述儲能電容一端連接到限流電阻Rs的右側，另一端連接到Q1和Q2的源極；所述交流輸入的L線和N線經EMI濾波器濾波后，分別連接到Q1的漏級和Q2的漏級；遲延控制與驅動電路分別連接到Q3和Q4的陰極；所述第三代寬禁帶半導體器件為第三代寬禁帶半導體功率MOSFET或HEMT。2.根據權利要求1所述的基于第三代寬禁帶半導體器件的電源輸入側整流電路，其特征在于：兩個共源極第三代寬禁帶半導體器件Q1和Q2的自動控制與驅動電路與交流輸入同步，Q1和Q2錯相180
°
工作。3.根據權利要求1所述的基于第三代寬禁帶半導體器件的電源輸入側整流電路，其特征在于：所述自動控制與驅動電路包括Q1的控制與驅動電路以及Q2的控制與驅動電路；Q1的控制與驅動電路包括兩個二極管D5和D7、三個限流分...

【專利技術屬性】
技術研發人員：周祥兵，高潮，郭慧，韓佳樂，顧裕譚，汪瑞，
申請(專利權)人：揚州江新電子有限公司，
類型：發明
國別省市：