一種能降低耦合效應的移位寄存器，其包含多個串接的移位寄存單元，其中每一移位寄存單元包含： 輸入端，用來接收輸入電壓； 輸出端，用來提供輸出電壓； 節點； 提升電路，用來依據第一時鐘脈沖信號和該節點的電位在該輸出端提供 該輸出電壓； 輸入電路，用來依據第二時鐘脈沖信號來將該輸入電壓傳至該節點； 第一下拉電路，用來依據第三時鐘脈沖信號來提供第一電壓至該節點；以及 補償電路，耦接于該輸入電路、該第一下拉電路和該節點，用來依據該第二時鐘信號或該 第三時鐘脈沖信號來維持該節點的電位。
【技術實現步驟摘要】
本專利技術涉及一種移位寄存器，尤其涉及一種能降低耦合效應的移位寄存器。
技術介紹
由于液晶顯示器(liquid crystal display)具有低輻射、體積小及低耗能等優 點，已逐漸取代傳統的陰極射線管顯示器(cathode ray tube display),因而被 廣泛地應用在筆記本電腦、個人數字助理(personal digital assistant, PDA)、 平面電視，或移動電話等信息產品上。傳統液晶顯示器的方式是利用外部驅 動芯片來驅動面板上的像素以顯示圖像，但為了減少元件數目并降低制造成 本，近年來逐漸發展成將驅動電路結構直接制作于顯示面板上，例如將柵極 驅動電路(gate driver)整合于液晶面板(gate on array, GOA)的技術。請參考圖1，圖1為現有技術中液晶顯示裝置100的簡化方塊示意圖。 圖1僅顯示了液晶顯示裝置100的部分結構，包含多條柵極線GL(1) GL(N)、 移位寄存器(shift register) 110、時鐘脈沖產生器120和電源產生器130。時 鐘脈沖產生器120可提供移位寄存器IIO運作所需的起始脈沖信號VST和兩 個時鐘脈沖信號CLK1和CLK2,而電源產生器130可提供移位寄存器110 運作所需的操作電壓VDD和VSS。移位寄存器IIO包含有多級串接的移位 寄存單元SR (1) SR (N)，其輸出端分別耦接于相對應的柵極線GL(1) GL(N)。依據時鐘脈沖信號CLK1、 CLK2和起始脈沖信號VST，移位寄存器 110可分別通過移位寄存單元SR (1) SR (N)依序輸出柵極驅動信號 GS(1) GS(N)至相對應的柵極線GL(1) GL(N)。請參考圖2，圖2為現有技術的多級移位寄存單元SR (1) SR (N) 中第n級移位寄存單元SR (n)的示意圖(n為介于l和N之間的整數)。 移位寄存單元SR (n)包含輸入端IN (n)、輸出端OUT (n)、輸入電路 (input circuit) 10、提升電路20 (pull-up circuit)、兩個下拉電路(pull-down6circuit) 30和34，以及維持電路40。移位寄存單元SR (N)的輸入端IN (n) 耦接于前一級移位寄存單元SR (n-1)的輸出端OUT (n-1)，而移位寄存 單元SR (n)的輸出端OUT (n)耦接于下一級移位寄存單元SR (n+1)的 輸入端IN (n+1)和柵極線GL(n)。輸入電路10包含晶體管開關T1，其柵極和漏極耦接于輸入端IN (n)， 其源極耦接于端點Q(n)，因此能依據柵極驅動信號GS(n-l)來控制的輸入端 IN (n)和端點Q(n)之間的信號導通路徑。提升電路20包含晶體管開關T2， 其柵極耦接于端點Q(n)，漏極耦接于時鐘脈沖產生器120以接收時鐘脈沖信 號CLK1，而源極耦接于輸出端OUT (n)，因此能依據端點Q(n)的電位來 控制時鐘脈沖信號CLKl和輸出端OUT (n)之間的信號導通路徑。下拉電路30包含晶體管開關T3 T6，串接的晶體管開關T3和T4在柵 極分別接收彼此反向的時鐘脈沖信號CLK1和CLK2，并依此產生控制信號 至晶體管開關T5和T6的柵極，因此晶體管開關T5能依據其柵極的電位來 控制端點Q(n)和電壓源VSS之間的信號導通路徑，而晶體管開關T6能依據 其柵極的電位來控制輸出端OUT (n)和電壓源VSS之間的信號導通路徑。 下拉電路34包含晶體管開關T7 T10，串接的晶體管開關T7和T8在柵極 分別接收彼此反向的時鐘脈沖信號CLK2和CLK1，并依此產生控制信號至 晶體管開關T9和T10的柵極，因此晶體管開關T9能依據其柵極的電位來控 制端點Q(n)和電壓源VSS之間的信號導通路徑，而晶體管開關T10能依據 其柵極的電位來控制輸出端OUT (n)和電壓源VSS之間的信號導通路徑。維持電路40包含晶體管開關T11 T13，晶體管開關Tll的柵極耦接于 輸出端OUT (n)，用來在柵極驅動信號GS(n)為高電位時，將晶體管開關 T5和T6的柵極維持在低電位VSS;晶體管開關T12的柵極耦接于輸入端IN (n)，用來在柵極驅動信號GS(n-l)為高電位時，將晶體管開關T9和T10 的柵極維持在低電位VSS;晶體管開關T13的柵極耦接于輸出端OUT(n)， 用來在柵極驅動信號GS(n)為高電位時，將晶體管開關T9和T10的柵極維持 在低電位VSS。請參考圖3,圖3為現有技術的液晶顯示裝置100在運作時的時序圖。 在現有技術的液晶顯示裝置100中，時鐘脈沖信號CLK1和CLK2的占空比 (dutycycle)皆為1/2，且具相反相位。第一級移位寄存單元SR (1)依據起始脈沖信號VST產生第一級柵極驅動信號GS(l)，而第二級至第N級移位寄存 單元SR (2) SR (N)則分別依據前一級移位寄存單元的輸出信號來產生 第二級至第N級柵極驅動信號GS(2) GS(N)(圖3僅顯示柵極驅動信號 GS(l)、 GS(n-l)和GS(n))。亦即，柵極驅動信號GS(1) GS(N-1)分別為致 能移位寄存單元SR (2) SR (N)所需的起始脈沖信號。現有技術的液晶顯示裝置100于時間點tl至t3之間執行上拉動作，于 時間點t3之后執行下拉動作。在時間點tl和t2之間，時鐘脈沖信號CLK1 具有低電位，而時鐘脈沖信號CLK2和柵極驅動信號GS(n-l)具高電位，此 時晶體管開關T1會被導通，端點Q(n)的電位會被拉高至高電位VDD，而晶 體管開關T2也會被導通。在時間點t2時，時鐘脈沖信號CLK1由低電位切 換至高電位，因此能通過導通的晶體管開關T2在時間點t2和t3之間(時鐘 脈沖信號CLK1具高電位時)提供具高電位的柵極驅動信號GS(n)。另一方 面，下拉電路30和40以互補方式運作，分別負責50%的下拉動作。在時間 點t3和t4之間，時鐘脈沖信號CLK1為低電位，時鐘脈沖信號CLK2為高 電位，且移位寄存單元SR (N)的輸入信號(柵極驅動信號GS(n-l))和輸 出信號(柵極驅動信號GS(n))皆為低電位，此時晶體管開關T5和T6的柵 極實質上維持在低電位VSS，晶體管開關T9和T10的柵極實質上維持在高 電位VDD。同理，在時間點t4和t5之間，時鐘脈沖信號CLK1為高電位， 時鐘脈沖信號CLK2為低電位，且移位寄存單元SR(N)的輸出信號(柵極 驅動信號GS(n))為低電位，此時晶體管開關T5和T6的柵極實質上維持在 高電位VDD，晶體管開關T9和T10的柵極實質上維持在低電位VSS。針對 第n級移位寄存單元SR (n)而言，端點Q(n)的電位只需在時間點tl和t3 之間有所變動，其它時間則希望能夠穩定地維持在低電位。理想情形下，晶 體管開關T2可被完全地關閉，此時時鐘脈沖信號CLK1不會影響端點Q(n) 的電位。然而在實際情形下，時鐘脈沖信號CLK1會通過晶體管開關T2的 寄生電容耦合到端點Q(n)，使得端點Q(n)的電位會隨著時鐘脈沖信號CLK1 而產生波動(例如在時間點t4、 t5和t6時)，因此會影響液晶顯示裝置100 的運作
技術實現思路
為克服現有技術的缺陷，本文檔來自技高網...
【技術保護點】
一種能降低耦合效應的移位寄存器，其包含多個串接的移位寄存單元，其中每一移位寄存單元包含： 輸入端，用來接收輸入電壓； 輸出端，用來提供輸出電壓； 節點； 提升電路，用來依據第一時鐘脈沖信號和該節點的電位在該輸出端提供 該輸出電壓； 輸入電路，用來依據第二時鐘脈沖信號來將該輸入電壓傳至該節點； 第一下拉電路，用來依據第三時鐘脈沖信號來提供第一電壓至該節點；以及 補償電路，耦接于該輸入電路、該第一下拉電路和該節點，用來依據該第二時鐘信號或該 第三時鐘脈沖信號來維持該節點的電位。
【技術特征摘要】
【專利技術屬性】
技術研發人員：陳勇志，劉俊欣，蔡宗廷，蘇國彰，
申請(專利權)人：友達光電股份有限公司，
類型：發明
國別省市：71
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。