本發明專利技術涉及一種半導體器件及其制備方法，包括：于待刻蝕層上形成包括第一開口的原犧牲層；于原犧牲層的側壁處重復形成第一圖形單元若干次直至第一圖形單元填滿第一開口，以形成第一圖形結構，形成第一圖形單元包括：于原犧牲層的側壁處形成第一側墻；于第一側墻的側壁處形成第一犧牲層；去除原犧牲層，第一圖形結構之間包括第二開口；于第一圖形結構的側壁處重復形成第二圖形單元若干次直至第二圖形單元填滿第二開口，形成第二圖形單元包括：于第一圖形結構的側壁處形成第二犧牲層；于第二犧牲層的側壁處形成第二側墻；去除第一犧牲層和第二犧牲層。使得特征尺寸進一步減小成為可能，使得特征尺寸大小不再受光刻技術中的分辨率限制。率限制。率限制。
【技術實現步驟摘要】
半導體器件及其制備方法
[0001]本專利技術涉及半導體制造領域，特別是涉及一種半導體器件及其制備方法。
技術介紹
[0002]隨著芯片集成度的發展，需要特征尺寸越來越小，而當曝光線條的特征尺寸接近于曝光系統的理論分辨極限時，光刻成像就會發生嚴重的畸變，從而導致光刻圖形質量的嚴重下降，從而限制了特征尺寸的進一步減小。
技術實現思路
[0003]基于此，針對上述問題，本專利技術提供一種半導體器件及其制備方法。
[0004]本專利技術提供一種半導體器件的制備方法，包括：提供待刻蝕層；于所述待刻蝕層上形成圖形化的原犧牲層，所述原犧牲層包括暴露所述待刻蝕層的第一開口；于所述原犧牲層的側壁處重復形成第一圖形單元若干次直至所述第一圖形單元填滿所述第一開口，以于所述第一開口內形成第一圖形結構，其中，于所述原犧牲層的側壁處形成所述第一圖形單元，包括：于所述原犧牲層的側壁處形成側墻中的第一側墻；于所述第一側墻的側壁處形成犧牲層中的第一犧牲層；去除所述原犧牲層，所述第一圖形結構之間包括暴露所述待刻蝕層的第二開口；于所述第一圖形結構的側壁處重復形成第二圖形單元若干次直至所述第二圖形單元填滿所述第二開口，以于所述第二開口內形成第二圖形結構，其中，于所述第一圖形結構的側壁處形成所述第二圖形單元，包括：于所述第一圖形結構的側壁處形成所述犧牲層中的第二犧牲層；于所述第二犧牲層的側壁處形成所述側墻中的第二側墻；去除所述第一犧牲層和所述第二犧牲層。
[0005]上述半導體器件的制備方法使得特征尺寸進一步減小成為可能，使得特征尺寸大小不再受光刻技術中的分辨率限制，特征尺寸能夠進一步減小，使得特征尺寸小于10nm成為可能，甚至可以小于1nm，使得特征尺寸可以僅僅是幾層原子的寬度。
[0006]在其中一個實施例中，在去除所述第一犧牲層和所述第二犧牲層之后，還包括：以所述第一側墻和所述第二側墻為掩膜刻蝕所述待刻蝕層以形成刻蝕圖形。
[0007]在其中一個實施例中，在形成所述刻蝕圖形之后，還包括：去除所述第一側墻和所述第二側墻。
[0008]在其中一個實施例中，所述原犧牲層的寬度與所述第一側墻的厚度之比大于等于3，所述原犧牲層的寬度與所述第一犧牲層的厚度之比大于等于3，使得原犧牲層更加穩固不易傾斜，能夠保證側墻和犧牲層都是沿垂直方向，也讓側墻厚度、犧牲層厚度的進一步減小成為可能。
[0009]在其中一個實施例中，所述側墻的厚度等于所述犧牲層的厚度，所述原犧牲層的寬度是所述側墻厚度的奇數倍，所述第一開口的寬度是所述側墻厚度的奇數倍，能夠保證所有側墻厚度的一致性，也能夠保證所有犧牲層厚度的一致性。
[0010]在其中一個實施例中，所述原犧牲層的寬度與所述第一開口的寬度之比介于1/2
～2之間，所述側墻的厚度與所述犧牲層的厚度之比介于1/2～2之間，能夠使原犧牲層的特征尺寸盡可能減小，從而能夠降低側墻和犧牲層的形成步驟，節約成本。
[0011]在其中一個實施例中，所述原犧牲層的寬度等于所述第一開口的寬度，所述側墻的厚度等于所述犧牲層的厚度，使原犧牲層的特征尺寸盡可能減小，從而能夠降低側墻和犧牲層的形成步驟，節約成本。
[0012]在其中一個實施例中，于所述待刻蝕層上形成圖形化的所述原犧牲層，包括：采用光刻工藝于所述待刻蝕層上形成圖形化的所述原犧牲層。
[0013]在其中一個實施例中，于所述原犧牲層的側壁處形成所述第一側墻，包括：于所述原犧牲層上及所述原犧牲層暴露的所述待刻蝕層上沉積第一側墻材料層；采用各向異性刻蝕工藝刻蝕所述原犧牲層頂部和所述待刻蝕層上的所述第一側墻材料層，剩余的所述原犧牲層側壁處的所述第一側墻材料層作為所述第一側墻；于所述第一側墻的側壁處形成所述第一犧牲層，包括：于所述原犧牲層上、所述第一側墻上及所述原犧牲層和所述第一側墻暴露的所述待刻蝕層上沉積第一犧牲材料層；采用各向異性刻蝕工藝刻蝕所述原犧牲層頂部、所述第一側墻頂部和所述待刻蝕層上的所述第一犧牲材料層，剩余的所述第一側墻側壁處的所述第一犧牲材料層作為所述第一犧牲層；于所述第一圖形結構的側壁處形成所述第二犧牲層，包括：于所述第一圖形結構上及所述第一圖形結構暴露的所述待刻蝕層上沉積第二犧牲材料層；采用各向異性刻蝕工藝刻蝕所述第一圖形結構頂部和所述待刻蝕層上的所述第二犧牲材料層，剩余的所述第一圖形結構側壁處的所述第二犧牲材料層作為所述第二犧牲層；于所述第二犧牲層的側壁處形成所述第二側墻，包括：于所述第一圖形結構上、所述第二犧牲層上及所述第一圖形結構和所述第二犧牲層暴露的所述待刻蝕層上沉積第二側墻材料層；采用各向異性刻蝕工藝刻蝕所述第一圖形結構頂部、所述第二犧牲層頂部和所述待刻蝕層上的所述第二側墻材料層，剩余的所述第二犧牲層側壁處的所述第二側墻材料層作為所述第二側墻。
[0014]在其中一個實施例中，采用原子層沉積工藝于所述原犧牲層上及所述原犧牲層暴露的所述待刻蝕層上沉積第一側墻材料層，采用原子層沉積工藝于所述原犧牲層上、所述第一側墻上及所述原犧牲層和所述第一側墻暴露的所述待刻蝕層上沉積第一犧牲材料層，采用原子層沉積工藝于所述第一圖形結構上及所述第一圖形結構暴露的所述待刻蝕層上沉積第二犧牲材料層，采用原子層沉積工藝于所述第一圖形結構上、所述第二犧牲層上及所述第一圖形結構和所述第二犧牲層暴露的所述待刻蝕層上沉積第二側墻材料層，使得側墻厚度和犧牲層厚度精準控制，提高側墻厚度的均勻一致性和犧牲層厚度的均勻一致性，能夠進一步的降低側墻的厚度和犧牲層的厚度，使得特征尺寸小于10nm成為可能，甚至可以小于1nm，使得特征尺寸可以僅僅是幾層原子的寬度。
[0015]在其中一個實施例中，于所述原犧牲層的側壁處重復形成第一圖形單元至少2次，于所述第一圖形結構的側壁處重復形成第二圖形單元至少2次。
[0016]在其中一個實施例中，所述側墻的厚度介于0.1nm～30nm之間，所述犧牲層的厚度介于0.1nm～30nm之間。
[0017]在其中一個實施例中，所述側墻的厚度介于0.1nm～10nm之間，所述犧牲層的厚度介于0.1nm～10nm之間，使得半導體器件特征尺寸小于10nm成為可能，甚至可以小于1nm。
[0018]在其中一個實施例中，所述側墻的原子層數介于1層～10層之間，所述犧牲層的原
子層數介于1層～10層之間，使得半導體器件的特征尺寸可以僅僅是幾層原子的寬度。
[0019]在其中一個實施例中，所述原犧牲層與所述側墻的刻蝕選擇比大于1，所述原犧牲層與所述犧牲層的刻蝕選擇比大于1，所述犧牲層與所述側墻的刻蝕選擇比大于1，所述待刻蝕層與所述側墻的刻蝕選擇比大于1。
[0020]本專利技術還提供一種半導體器件，包括：由上述的半導體器件的制備方法制備。
[0021]上述半導體器件使得特征尺寸進一步減小成為可能，使得特征尺寸大小不再受光刻技術中的分辨率限制，特征尺寸能夠進一步減小，使得特征尺寸小于10nm成為可能，甚至可以小于1nm，使得特征尺寸可以僅僅是幾層原子的寬度。
附圖說明
[本文檔來自技高網...
【技術保護點】
【技術特征摘要】
1.一種半導體器件的制備方法，其特征在于，包括：提供待刻蝕層；于所述待刻蝕層上形成圖形化的原犧牲層，所述原犧牲層包括暴露所述待刻蝕層的第一開口；于所述原犧牲層的側壁處重復形成第一圖形單元若干次直至所述第一圖形單元填滿所述第一開口，以于所述第一開口內形成第一圖形結構，其中，于所述原犧牲層的側壁處形成所述第一圖形單元，包括：于所述原犧牲層的側壁處形成側墻中的第一側墻；于所述第一側墻的側壁處形成犧牲層中的第一犧牲層；去除所述原犧牲層，所述第一圖形結構之間包括暴露所述待刻蝕層的第二開口；于所述第一圖形結構的側壁處重復形成第二圖形單元若干次直至所述第二圖形單元填滿所述第二開口，以于所述第二開口內形成第二圖形結構，其中，于所述第一圖形結構的側壁處形成所述第二圖形單元，包括：于所述第一圖形結構的側壁處形成所述犧牲層中的第二犧牲層；于所述第二犧牲層的側壁處形成所述側墻中的第二側墻；去除所述第一犧牲層和所述第二犧牲層。2.根據權利要求1所述的半導體器件的制備方法，其特征在于，在去除所述第一犧牲層和所述第二犧牲層之后，還包括：以所述第一側墻和所述第二側墻為掩膜刻蝕所述待刻蝕層以形成刻蝕圖形。3.根據權利要求2所述的半導體器件的制備方法，其特征在于，在形成所述刻蝕圖形之后，還包括：去除所述第一側墻和所述第二側墻。4.根據權利要求1所述的半導體器件的制備方法，其特征在于，所述原犧牲層的寬度與所述第一側墻的厚度之比大于等于3，所述原犧牲層的寬度與所述第一犧牲層的厚度之比大于等于3。5.根據權利要求1所述的半導體器件的制備方法，其特征在于，所述側墻的厚度等于所述犧牲層的厚度，所述原犧牲層的寬度是所述側墻厚度的奇數倍，所述第一開口的寬度是所述側墻厚度的奇數倍。6.根據權利要求1所述的半導體器件的制備方法，其特征在于，所述原犧牲層的寬度與所述第一開口的寬度之比介于1/2～2之間，所述側墻的厚度與所述犧牲層的厚度之比介于1/2～2之間。7.根據權利要求1所述的半導體器件的制備方法，其特征在于，所述原犧牲層的寬度等于所述第一開口的寬度，所述側墻的厚度等于所述犧牲層的厚度。8.根據權利要求1所述的半導體器件的制備方法，其特征在于，于所述待刻蝕層上形成圖形化的所述原犧牲層，包括：采用光刻工藝于所述待刻蝕層上形成圖形化的所述原犧牲層。9.根據權利要求1所述的半導體器件的制備方法，其特征在于，于所述原犧牲層的側壁處形成所述第一側墻，包括：于所述原犧牲層上及所述原犧牲層暴露的所述待刻蝕層上沉積第一側墻材料層；采用各向異性刻蝕工藝刻蝕所述原犧牲層頂部和所述待刻蝕層上的所述第一側墻材料層，剩余的所述原犧牲層側壁處的所述第一側墻材料層作為所述第一側墻；于所述第一側墻的側壁處形成所述第一犧牲層，包括：
...
【專利技術屬性】
技術研發人員：劉杰，
申請(專利權)人：上海國華芯微電子技術研發有限責任公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。