半導體結構及其形成方法技術

本申請提供半導體結構及其形成方法，所述半導體結構包括：半導體襯底，所述半導體襯底表面依次形成有鰭部以及柵極結構，其中，所述鰭部包括若干依次堆疊的犧牲層和溝道層，所述犧牲層的材料為硅鍺，所述犧牲層中鍺的濃度從所述犧牲層的頂面到所述犧牲層的底面呈先減小再增大的分布，所述犧牲層兩側形成有凹部，所述凹部呈矩形。本申請提供一種半導體結構及其形成方法，改變犧牲層中鍺的濃度分布，使犧牲層不同位置的刻蝕速率均勻，可以優化環柵器件結構中凹部和內側墻形狀，提高器件性能和可靠性。靠性。靠性。

【技術實現步驟摘要】
半導體結構及其形成方法


[0001]本申請涉及半導體
，尤其涉及一種半導體結構及其形成方法。

技術介紹

[0002]在制作環柵(Gate All Around,GAA)器件結構過程中，需要對硅和硅鍺的堆疊層進行橫向刻蝕處理形成凹部。在形成凹部之前的工藝中所涉及的沉積、退火等必要工藝難免會有高溫制程，硅和硅鍺的堆疊層中的鍺元素不可避免的會發生一定程度的擴散，致使硅和硅鍺的界面處形成鍺濃度更低的硅鍺合金。在對硅和硅鍺的堆疊層進行橫向刻蝕處理形成凹部時，鍺的濃度越高，其刻蝕速率越快，那么硅鍺層的邊界和硅鍺層中部就呈現出不同的刻蝕速率，最終形成“內凹”呈月牙形的凹部。
[0003]由于凹部為月牙形，而沉積內側墻時會保留附著基底形貌的特點，各項同性刻蝕后形成的內側墻的外邊緣依然會向內側凹陷。在后續外延生長源漏時，這樣的結構缺陷很可能造成其他材料的殘留或是留有空洞，增加柵極和源漏的寄生電容。如果內側墻刻蝕量過多，留在凹部中的介質層厚度太薄，很有可能導致器件擊穿。
[0004]因此，有必要提供更有效、更可靠的技術方案，優化凹部和內側墻形狀，提高器件性能和可靠性。

技術實現思路

[0005]本申請提供一種半導體結構及其形成方法，可以優化環柵器件結構中凹部和內側墻形狀，提高器件性能和可靠性。
[0006]本申請的一個方面提供一種半導體結構的形成方法，包括：提供半導體襯底，所述半導體襯底表面依次形成有鰭部以及柵極結構，其中，所述鰭部包括若干依次堆疊的犧牲層和溝道層，所述犧牲層的材料為硅鍺，所述犧牲層中鍺的濃度從所述犧牲層的頂面到所述犧牲層的底面呈先減小再增大的分布；執行第一刻蝕工藝刻蝕所述溝道層使所述犧牲層的側壁凸出所述溝道層的側壁；執行第二刻蝕工藝刻蝕所述犧牲層在所述犧牲層兩側形成凹部，所述凹部呈矩形。
[0007]在本申請的一些實施例中，所述第一刻蝕工藝對溝道層和犧牲層的刻蝕選擇比大于10:1。
[0008]在本申請的一些實施例中，所述第二刻蝕工藝對犧牲層和溝道層的刻蝕選擇比大于10:1。
[0009]在本申請的一些實施例中，所述犧牲層中鍺的濃度從所述犧牲層的頂面到所述犧牲層的底面的分布圖包括：V型、倒梯形或圓弧形。
[0010]在本申請的一些實施例中，所述犧牲層中鍺的最高濃度為50％；鍺的最低濃度為10％。
[0011]在本申請的一些實施例中，所述凹部的深度為1至6納米。
[0012]本申請的另一個方面還提供一種半導體結構，包括：半導體襯底，所述半導體襯底
表面依次形成有鰭部以及柵極結構，其中，所述鰭部包括若干依次堆疊的犧牲層和溝道層，所述犧牲層的材料為硅鍺，所述犧牲層中鍺的濃度從所述犧牲層的頂面到所述犧牲層的底面呈先減小再增大的分布，所述犧牲層兩側形成有凹部，所述凹部呈矩形。
[0013]在本申請的一些實施例中，所述犧牲層中鍺的濃度從所述犧牲層的頂面到所述犧牲層的底面的分布圖包括：V型、倒梯形或圓弧形。
[0014]在本申請的一些實施例中，所述犧牲層中鍺的最高濃度為50％；鍺的最低濃度為10％。
[0015]在本申請的一些實施例中，所述凹部的深度為1至6納米。
[0016]本申請提供一種半導體結構及其形成方法，改變犧牲層中鍺的濃度分布，使犧牲層不同位置的刻蝕速率均勻，可以優化環柵器件結構中凹部和內側墻形狀，提高器件性能和可靠性。
附圖說明
[0017]以下附圖詳細描述了本申請中披露的示例性實施例。其中相同的附圖標記在附圖的若干視圖中表示類似的結構。本領域的一般技術人員將理解這些實施例是非限制性的、示例性的實施例，附圖僅用于說明和描述的目的，并不旨在限制本申請的范圍，其他方式的實施例也可能同樣的完成本申請中的專利技術意圖。應當理解，附圖未按比例繪制。
[0018]其中：
[0019]圖1至圖3為一些半導體結構的形成方法中各步驟的結構示意圖；
[0020]圖4至圖11為本申請實施例所述的半導體結構的形成方法中各步驟的結構示意圖。
具體實施方式
[0021]以下描述提供了本申請的特定應用場景和要求，目的是使本領域技術人員能夠制造和使用本申請中的內容。對于本領域技術人員來說，對所公開的實施例的各種局部修改是顯而易見的，并且在不脫離本申請的精神和范圍的情況下，可以將這里定義的一般原理應用于其他實施例和應用。因此，本申請不限于所示的實施例，而是與權利要求一致的最寬范圍。
[0022]下面結合實施例和附圖對本專利技術技術方案進行詳細說明。
[0023]圖1至圖3為一些半導體結構的形成方法中各步驟的結構示意圖。
[0024]參考圖1所示，提供半導體襯底100，所述半導體襯底100表面依次形成有鰭部110以及柵極結構120，其中，所述鰭部110包括若干依次堆疊的犧牲層111和溝道層112。其中，所述犧牲層111材料為硅鍺，所述溝道層112材料為硅。
[0025]參考圖2所示，刻蝕所述犧牲層111，在所述犧牲層111側壁形成凹部113。由于在形成凹部113之前的工藝中所涉及的沉積、退火等必要工藝難免會有高溫制程，所述犧牲層111中的鍺元素不可避免的會發生一定程度的擴散，在犧牲層111和溝道層112的界面處形成鍺濃度更低的硅鍺合金。在對犧牲層111進行橫向刻蝕處理形成凹部113時，鍺的濃度越高，其刻蝕速率越快，那么犧牲層111的邊界的刻蝕速率更快，最終形成“內凹”呈月牙形的凹部113。
[0026]參考圖3所示，在所述凹部113中形成內側墻130。形成內側墻130的方法一般為：先在所述鰭部110側壁、所述半導體襯底100表面和柵極結構120表面和側壁沉積一層內側墻材料；然后刻蝕去除所述凹部113以外的內側墻材料，在所述凹部中形成所述內側墻130。
[0027]由于沉積內側墻材料時會保留附著基底形貌的特點，因此各項同性刻蝕后形成的內側墻130的外邊緣依然會和凹部113一樣向內側凹陷。在后續外延生長源漏時，這樣的結構缺陷很可能造成其他材料的殘留或是留有空洞，增加柵極和源漏的寄生電容。如果內側墻刻蝕量過多，留在凹部中的介質層厚度太薄，很有可能導致器件擊穿。
[0028]針對上述問題，本申請提供一種半導體結構及其形成方法，改變犧牲層中鍺的濃度分布，使犧牲層不同位置的刻蝕速率均勻，可以優化環柵器件結構中凹部和內側墻形狀，提高器件性能和可靠性。
[0029]圖4至圖11為本申請實施例所述的半導體結構的形成方法中各步驟的結構示意圖。下面結合附圖對本申請實施例所述的半導體結構的形成方法進行詳細說明。
[0030]參考圖4所示，提供半導體襯底200，所述半導體襯底200表面依次形成有鰭部210以及柵極結構220，其中，所述鰭部210包括若干依次堆疊的犧牲層211和溝道層212，所述犧牲層211的材料為硅鍺，所述犧牲層211中鍺的濃度從所述犧牲層211的頂面到所述犧牲層211的底面呈先減小再增大的分布。
[0031]在本申請的一些實施例中，所述本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種半導體結構的形成方法，其特征在于，包括：提供半導體襯底，所述半導體襯底表面依次形成有鰭部以及柵極結構，其中，所述鰭部包括若干依次堆疊的犧牲層和溝道層，所述犧牲層的材料為硅鍺，所述犧牲層中鍺的濃度從所述犧牲層的頂面到所述犧牲層的底面呈先減小再增大的分布；執行第一刻蝕工藝刻蝕所述溝道層使所述犧牲層的側壁凸出所述溝道層的側壁；執行第二刻蝕工藝刻蝕所述犧牲層在所述犧牲層兩側形成凹部，所述凹部呈矩形。2.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一刻蝕工藝對溝道層和犧牲層的刻蝕選擇比大于10:1。3.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第二刻蝕工藝對犧牲層和溝道層的刻蝕選擇比大于10:1。4.如權利要求1所述的半導體結構的形成方法，其特征在于，所述犧牲層中鍺的濃度從所述犧牲層的頂面到所述犧牲層的底面的分布圖包括：V型、倒梯形或圓弧形。5.如權利要求4所...

【專利技術屬性】
技術研發人員：賀曉東，吳旭升，
申請(專利權)人：北京知識產權運營管理有限公司，
類型：發明
國別省市：