基于制造技術(shù)

本發(fā)明專(zhuān)利技術(shù)提供一種基于

【技術(shù)實(shí)現(xiàn)步驟摘要】
基于FPGA和LSD算法的直線檢測(cè)系統(tǒng)及其控制方法


[0001]本專(zhuān)利技術(shù)涉及直線檢測(cè)和
FPGA

，更具體地，涉及一種基于
FPGA
和
LSD
算法的直線檢測(cè)系統(tǒng)及其控制方法
。

技術(shù)介紹

[0002]LSD
（
Line Segment Detector
）算法是一種常用的
、
像素級(jí)的直線檢測(cè)算法，其優(yōu)勢(shì)是可以在線性時(shí)間復(fù)雜度之內(nèi)將圖像中的直線段提取出來(lái)，并且可以提取同一圖像中的多條直線，對(duì)直線之間的位置關(guān)系和長(zhǎng)度等并無(wú)嚴(yán)苛要求，因此其適用范圍較廣，是一種較為可靠的圖像直線檢測(cè)算法
。
[0003]FPGA
（
Field
?
Programmable Gate Array
），即現(xiàn)場(chǎng)可編程邏輯門(mén)陣列，它是在
PAL、GAL、CPLD
等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物
。FPGA
作為現(xiàn)代電子信息產(chǎn)業(yè)常用的信息處理手段，具有以下顯著優(yōu)點(diǎn)：1）設(shè)計(jì)靈活，
FPGA 屬于硬件可重構(gòu)的芯片結(jié)構(gòu)，內(nèi)部具有數(shù)量豐富的可編程輸入輸出單元引腳及觸發(fā)器；2）使用便捷，
FPGA 是專(zhuān)用電路中開(kāi)發(fā)周期最短
、
應(yīng)用風(fēng)險(xiǎn)最低，開(kāi)發(fā)成本最低的器件之一；3）并行計(jì)算，
FPGA 芯片內(nèi)部可按照數(shù)據(jù)包步驟數(shù)量搭建相對(duì)應(yīng)的流水線，從而實(shí)現(xiàn)數(shù)據(jù)并行
、
流水線并行
。
[0004]如圖1所示為傳統(tǒng)
LSD
直線檢測(cè)算法的流程，其中主要涉及的計(jì)算包括高斯降采樣
、
計(jì)算向量的角度與模長(zhǎng)
、
梯度排序以及自增長(zhǎng)的判斷，該算法可以用流水線實(shí)現(xiàn)，進(jìn)一步提高了該算法的速度，實(shí)時(shí)性較高；在準(zhǔn)確性方面，
LSD
算法可以通過(guò)對(duì)閾值的調(diào)整控制錯(cuò)檢的數(shù)量，使其滿(mǎn)足準(zhǔn)確性的要求
。
另外，由于該算法的每一步都可以用加法和位移運(yùn)算來(lái)實(shí)現(xiàn)，因此其十分適合
FPGA
實(shí)現(xiàn)
。
[0005]現(xiàn)有技術(shù)公開(kāi)了一種基于
FPGA
的直線特征提取系統(tǒng)，包括高斯濾波單元
、
梯度模值和水平角計(jì)算單元
、
梯度偽排序單元
、
區(qū)域增長(zhǎng)單元和矩形近似單元；該現(xiàn)有技術(shù)的硬件系統(tǒng)僅基于
FPGA
實(shí)現(xiàn)傳統(tǒng)的
LSD
算法，仍然使用傳統(tǒng)的梯度排序方法和8鄰域區(qū)域增長(zhǎng)方法，并未針對(duì)
FPGA
硬件架構(gòu)對(duì)
LSD
算法進(jìn)行適配性改進(jìn)，算法性能較差，硬件實(shí)現(xiàn)速度較慢，資源消耗過(guò)大
。

技術(shù)實(shí)現(xiàn)思路

[0006]本專(zhuān)利技術(shù)為克服上述現(xiàn)有技術(shù)由于未針對(duì)
FPGA
硬件架構(gòu)對(duì)
LSD
算法進(jìn)行適配性改進(jìn)導(dǎo)致硬件實(shí)現(xiàn)速度較慢和資源消耗過(guò)大的缺陷，提供一種基于
FPGA
和
LSD
算法的直線檢測(cè)系統(tǒng)及其控制方法，對(duì)
LSD
算法進(jìn)行改進(jìn)，直線檢測(cè)的處理速度和準(zhǔn)確性都達(dá)到了較高水平
。
[0007]為解決上述技術(shù)問(wèn)題，本專(zhuān)利技術(shù)的技術(shù)方案如下：一種基于
FPGA
和
LSD
算法的直線檢測(cè)系統(tǒng)，包括依次連接的圖像預(yù)處理模塊
、
邊緣識(shí)別模塊
、
梯度計(jì)算模塊
、
區(qū)域增長(zhǎng)模塊和矩形近似模塊；所述圖像預(yù)處理模塊用于對(duì)待檢測(cè)的圖像進(jìn)行預(yù)處理，圖像預(yù)處理模塊包括依次連接的灰度轉(zhuǎn)換子模塊和高斯濾波子模塊；
所述邊緣識(shí)別模塊用于利用
Sobel
算子進(jìn)行邊緣識(shí)別；所述梯度計(jì)算模塊用于計(jì)算圖像像素點(diǎn)的梯度幅值和梯度方向；所述區(qū)域增長(zhǎng)模塊用于根據(jù)預(yù)設(shè)規(guī)則篩選種子點(diǎn)并進(jìn)行4鄰域的區(qū)域增長(zhǎng)；所述矩形近似模塊用于計(jì)算每條直線的起點(diǎn)坐標(biāo)
、
終點(diǎn)坐標(biāo)和直線寬度，并輸出檢測(cè)到的所有直線
。
[0008]優(yōu)選地，所述灰度轉(zhuǎn)換子模塊包括：并列設(shè)置的
R
通道乘法單元
、G
通道乘法單元和
B
通道乘法單元，以及第一加和單元和第一右移單元；所述
R
通道乘法單元
、G
通道乘法單元和
B
通道乘法單元的輸出均與第一加和單元的輸入連接，第一加和單元的輸出與第一右移單元連接；所述
R
通道乘法單元
、G
通道乘法單元和
B
通道乘法單元的乘法因子分別為
76、150
和
29
；所述第一右移單元的右移位數(shù)為8位
。
[0009]優(yōu)選地，所述高斯濾波子模塊采用3×3的第一滑動(dòng)窗口對(duì)灰度轉(zhuǎn)換子模塊處理后的待檢測(cè)的圖像進(jìn)行掃描處理；所述第一滑動(dòng)窗口包括：并列設(shè)置的第一掃描單元
、
第二掃描單元
、
第三掃描單元，以及第二加和單元和第二右移單元；所述第一掃描單元
、
第二掃描單元
、
第三掃描單元的輸出分別與第二加和單元的輸入連接，第二加和單元的輸出與第二右移單元連接；所述第一掃描單元與第二掃描單元結(jié)構(gòu)相同，均包括：并列設(shè)置的二倍乘法器
1、
四倍乘法器和二倍乘法器2，以及第三加和單元，二倍乘法器
1、
四倍乘法器和二倍乘法器2的輸出均與第三加和單元的輸入連接，第三加和單元的輸出作為第一掃描單元或第二掃描單元的輸出；所述第三掃描單元包括：并列設(shè)置的一倍乘法器
1、
二倍乘法器3和一倍乘法器2，以及第四加和單元，一倍乘法器
1、
二倍乘法器3和一倍乘法器2的輸出均與第四加和單元的輸入連接，第四加和單元的輸出作為第三掃描單元的輸出
。
[0010]優(yōu)選地，所述第一滑動(dòng)窗口的掃描處理的范圍為灰度轉(zhuǎn)換子模塊處理后的待檢測(cè)的圖像中除最外側(cè)的邊緣像素點(diǎn)外的所有區(qū)域
。
[0011]優(yōu)選地，所述邊緣識(shí)別模塊基于
Sobel
算子，采用3×3的第二滑動(dòng)窗口進(jìn)行邊緣識(shí)別；所述第二滑動(dòng)窗口包括：并列設(shè)置的第四掃描單元
、
第五掃描單元
、
第六掃描單元和第七掃描單元，以及第一減法器
、
第二減法器
、
第一
MUX
單元
、
第二
MUX
單元
、
第五加和單元和第三
MUX
單元；所述第四掃描單元
、
第五掃描單元
、
第六掃描單元和第七掃描單元的結(jié)構(gòu)均與第三掃描單元相同；所述第四掃描單元和第五掃描單元的輸出分別與第一減法器連接，第六掃描單元和第七掃描單元的輸出分別與第二減法器連接；第一減法器的輸出依次連接第一
本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】

【技術(shù)特征摘要】
1.
一種基于
FPGA
和
LSD
算法的直線檢測(cè)系統(tǒng)，其特征在于，包括依次連接的圖像預(yù)處理模塊
、
邊緣識(shí)別模塊
、
梯度計(jì)算模塊
、
區(qū)域增長(zhǎng)模塊和矩形近似模塊；所述圖像預(yù)處理模塊用于對(duì)待檢測(cè)的圖像進(jìn)行預(yù)處理，圖像預(yù)處理模塊包括依次連接的灰度轉(zhuǎn)換子模塊和高斯濾波子模塊；所述邊緣識(shí)別模塊用于利用
Sobel
算子進(jìn)行邊緣識(shí)別；所述梯度計(jì)算模塊用于計(jì)算圖像像素點(diǎn)的梯度幅值和梯度方向；所述區(qū)域增長(zhǎng)模塊用于根據(jù)預(yù)設(shè)規(guī)則篩選種子點(diǎn)并進(jìn)行4鄰域的區(qū)域增長(zhǎng)；所述矩形近似模塊用于計(jì)算每條直線的起點(diǎn)坐標(biāo)
、
終點(diǎn)坐標(biāo)和直線寬度，并輸出檢測(cè)到的所有直線
。2.
根據(jù)權(quán)利要求1所述的一種基于
FPGA
和
LSD
算法的直線檢測(cè)系統(tǒng)，其特征在于，所述灰度轉(zhuǎn)換子模塊包括：并列設(shè)置的
R
通道乘法單元
、G
通道乘法單元和
B
通道乘法單元，以及第一加和單元和第一右移單元；所述
R
通道乘法單元
、G
通道乘法單元和
B
通道乘法單元的輸出均與第一加和單元的輸入連接，第一加和單元的輸出與第一右移單元連接；所述
R
通道乘法單元
、G
通道乘法單元和
B
通道乘法單元的乘法因子分別為
76、150
和
29
；所述第一右移單元的右移位數(shù)為8位
。3.
根據(jù)權(quán)利要求2所述的一種基于
FPGA
和
LSD
算法的直線檢測(cè)系統(tǒng)，其特征在于，所述高斯濾波子模塊采用3×3的第一滑動(dòng)窗口對(duì)灰度轉(zhuǎn)換子模塊處理后的待檢測(cè)的圖像進(jìn)行掃描處理；所述第一滑動(dòng)窗口包括：并列設(shè)置的第一掃描單元
、
第二掃描單元
、
第三掃描單元，以及第二加和單元和第二右移單元；所述第一掃描單元
、
第二掃描單元
、
第三掃描單元的輸出分別與第二加和單元的輸入連接，第二加和單元的輸出與第二右移單元連接；所述第一掃描單元與第二掃描單元結(jié)構(gòu)相同，均包括：并列設(shè)置的二倍乘法器
1、
四倍乘法器和二倍乘法器2，以及第三加和單元，二倍乘法器
1、
四倍乘法器和二倍乘法器2的輸出均與第三加和單元的輸入連接，第三加和單元的輸出作為第一掃描單元或第二掃描單元的輸出；所述第三掃描單元包括：并列設(shè)置的一倍乘法器
1、
二倍乘法器3和一倍乘法器2，以及第四加和單元，一倍乘法器
1、
二倍乘法器3和一倍乘法器2的輸出均與第四加和單元的輸入連接，第四加和單元的輸出作為第三掃描單元的輸出
。4.
根據(jù)權(quán)利要求3所述的一種基于
FPGA
和
LSD
算法的直線檢測(cè)系統(tǒng)，其特征在于，所述第一滑動(dòng)窗口的掃描處理的范圍為灰度轉(zhuǎn)換子模塊處理后的待檢測(cè)的圖像中除最外側(cè)的邊緣像素點(diǎn)外的所有區(qū)域
。5.
根據(jù)權(quán)利要求4所述的一種基于
FPGA
和
LSD
算法的直線檢測(cè)系統(tǒng)，其特征在于，所述邊緣識(shí)別模塊基于
Sobel
算子，采用3×3的第二滑動(dòng)窗口進(jìn)行邊緣識(shí)別；所述第二滑動(dòng)窗口包括：并列設(shè)置的第四掃描單元
、
第五掃描單元
、
第六掃描單元和第七掃描單元，以及第一減法器
、
第二減法器
、
第一

【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：張煒，何露，
申請(qǐng)(專(zhuān)利權(quán))人：廣州市大灣區(qū)虛擬現(xiàn)實(shí)研究院，
類(lèi)型：發(fā)明
國(guó)別省市：