一種可改善回跳性能的ＬＤＭＯＳ器件及其制造方法技術

本發明專利技術提供一種可改善回跳性能的ＬＤＭＯＳ器件及其制造方法。現有技術需通過維持高壓阱較低的摻雜濃度來確保ＬＤＭＯＳ器件具有較高的擊穿電壓，從而造成器件的回跳性能較差。本發明專利技術的可改善回跳性能的ＬＤＭＯＳ器件包括硅襯底、高壓阱、源極、源極漂移區、漏極、漏極漂移區、柵極及其側墻，該ＬＤＭＯＳ器件還包括設置在高壓阱中且毗鄰源極漂移區的減阻塊，該減阻塊與高壓阱摻雜類型相同且其雜質濃度高于該高壓阱。本發明專利技術通過減阻塊的設置可在不改變高壓阱雜質濃度的前提下，有效降低ＬＤＭＯＳ器件內寄生ＢＪＴ的基極電阻，從而有效提高ＬＤＭＯＳ器件的最高工作電壓并改善ＬＤＭＯＳ器件的回跳性能。

【技術實現步驟摘要】

本專利技術涉及半導體制造領域，尤其涉及一種可改善回跳性能的LDMOS器件及其制造方法。
技術介紹
功率MOS管在電力電子設備中應用十分廣泛，其在正向偏置工作時是多數載流子 導電，通常被看成是不存在二次擊穿的器件。但功率MOS管具有一個寄生雙極性晶體管 (BJT)，寄生BJT的集電極和發射極同時也是MOS管的漏極和源極。當功率MOS管漏極存在 大漏極電流Id和高漏極電壓Vd時，器件內電離作用加劇，出現大量的空穴電流，經寄生BJT 的基極電阻Rb流入其源極，導致寄生BJT的基極電勢Vb升高，出現所謂的回跳(Snapback) 現象，即在Vb升高到一定程度時，寄生BJT導通，其集電極(即功率MOS管漏極)電壓快速 返回達到寄生BJT基極開路時的擊穿電壓，寄生BJT導通使功率MOS管由高電壓小電流迅 速過渡到低壓大電流狀態。現常用的功率MOS管為橫向擴散金屬氧化物半導體晶體管(LateralDiffused Medal Oxide Semiconductor ；簡稱LDM0S)，其更容易與CMOS工藝兼容而被廣泛采用。 LDMOS器件結構如圖1所示，LDMOS器件包括硅襯底10、高壓阱11、源極12、源極漂移區13、 柵極14、柵極側墻15、漏極16和漏極漂移區17，該高壓阱11形成在該硅襯底10中，該源 極漂移區13和漏極漂移區17形成在該高壓阱11中且排布在柵極14兩側，該源極12和漏 極16分別形成在該源極漂移區13和漏極漂移區17中。該源極12和漏極16分別通過設 置在源極漂移區13和漏極漂移區17的近柵溝槽隔離結構20和21與柵極14隔離，并分別 通過設置在遠離柵極14 一側的遠柵溝槽隔離結構22和23與高壓阱11隔離。在如圖1所示的LDMOS器件中，其高壓阱11、源極漂移區13和漏極漂移區17分別 為寄生BJT的基極、發射極和集電極；現有技術為確保LDMOS器件具有較高的擊穿電壓，其 高壓阱11的摻雜濃度較低，如此會導致寄生BJT的基極電阻Rb較大；而寄生BJT基射極間 電壓Ube等于基極電阻Rb和基極電流Ib之積，硅材料的基射極間電壓Ube為恒定值0. 7V, 當基射極間電壓Ube大于0. 7V時，寄生BJT開啟使LDMOS器件失控，導致LDMOS器件在較 低電壓處就出現回跳現象且回跳性能不佳，進而降低了 LDMOS器件的最高工作電壓。參見圖2，其顯示了現有技術中η溝道LDMOS器件在Vg等于35V時的Id-Vd關系 曲線圖，如圖所示，曲線Ll為Id-Vd的關系曲線，從曲線Ll可以看出LDMOS器件的Id從初 始階段隨著Vd的增加而增加，當Vd增加到50V左右時，LDMOS器件對應的寄生BJT導通從 而發生回跳現象，現有技術中LDMOS器件在較低的漏極電壓處就發生回跳，導致回跳性能 不佳。因此，如何提供一種可改善回跳性能的LDMOS器件及其制造方法以提高器件的回 跳性能，并有效提高LDMOS器件的最高工作電壓，已成為業界亟待解決的技術問題。
技術實現思路
本專利技術的目的在于提供一種可改善回跳性能的LDMOS器件及其制造方法，通過所 述器件和方法可有效改善LDMOS器件的回跳性能，并可提高LDMOS器件的最高工作電壓。本專利技術的目的是這樣實現的一種可改善回跳性能的LDMOS器件，包括硅襯底、高 壓阱、源極、源極漂移區、漏極、漏極漂移區、柵極及其側墻，該高壓阱形成在該硅襯底中，該 源極漂移區和漏極漂移區形成在該高壓阱中且排布在柵極兩側，該源極和漏極分別形成在 該源極漂移區和漏極漂移區中，該LDMOS器件還包括設置在高壓阱中且毗鄰源極漂移區的 減阻塊，該減阻塊與高壓阱摻雜類型相同且其雜質濃度高于該高壓阱。在上述的可改善回跳性能的LDMOS器件中，該源極和漏極分別通過設置在源極漂 移區和漏極漂移區的近柵溝槽隔離結構與柵極隔離，并分別通過設置在遠離柵極一側的遠 柵溝槽隔離結構與高壓阱隔離。在上述的可改善回跳性能的LDMOS器件中，該LDMOS器件為N溝道LDMOS器件， 該硅襯底、高壓阱、源極、源極漂移區、柵極、漏極、漏極漂移區和減阻塊的摻雜類型分別為P 型、P型、N型重摻雜、N型輕摻雜、N型 重摻雜、N型重摻雜、N型輕摻雜和P型。在上述的可改善回跳性能的LDMOS器件中，該LDMOS器件為P溝道LDMOS器件， 該硅襯底、高壓阱、源極、源極漂移區、柵極、漏極、漏極漂移區和減阻塊的摻雜類型分別為P 型、N型、P型重摻雜、P型輕摻雜、P型重摻雜、P型重摻雜、P型輕摻雜和N型。本專利技術還提供一種上述可改善回跳性能的LDMOS器件的制造方法，包括以下步 驟a、提供一硅襯底；b、進行離子注入工藝和退火工藝在該硅襯底形成高壓阱；C、進行離 子注入工藝和退火工藝在該高壓阱形成源極漂移區和漏極漂移區；d、在高壓阱上制作柵極 及其側墻；e、進行離子注入工藝和退火工藝分別在源極漂移區和漏極漂移區形成源極和漏 極；在步驟c和d之間還具有步驟Cl 進行離子注入工藝和退火工藝在高壓阱中且毗鄰源 極漂移區形成減阻塊，該步驟Cl和步驟b中的離子注入工藝的注入雜質類型相同。在上述的可改善回跳性能的LDMOS器件的制造方法中，形成高壓阱、源極、源極漂 移區、柵極、漏極、漏極漂移區和減阻塊的離子注入工藝分別為P型、N型重摻雜、N型輕摻 雜、N型重摻雜、N型重摻雜、N型輕摻雜和P型離子注入工藝，其中，形成減阻塊的離子注入 工藝的注入雜質為硼，注入能量為1200kev，注入劑量為lX1013cm_2。在上述的可改善回跳性能的LDMOS器件的制造方法中，形成高壓阱、源極、源極漂 移區、柵極、漏極、漏極漂移區和減阻塊的離子注入工藝分別為N型、P型重摻雜、P型輕摻 雜、P型重摻雜、P型重摻雜、P型輕摻雜和N型離子注入工藝。在上述的可改善回跳性能的LDMOS器件的制造方法中，該方法在步驟b和c之間 還具有在高壓阱柵極區域兩側分別制作近柵溝槽隔離結構，并在源極和漏極區域兩側分別 制作遠柵溝槽隔離結構的步驟。與現有技術中高壓阱的摻雜濃度較低導致LDMOS器件在較小漏極電壓時就發生 回跳現象相比，本專利技術的可改善回跳性能的LDMOS器件及其制造方法通過離子注入工藝和 退火工藝在高壓阱中且毗鄰源極漂移區形成減阻塊，從而有效降低了寄生BJT的基極電阻 Rb，有效提高了寄生BJT開啟產生回跳現象時的LDMOS器件漏極電壓，從而改善了回跳性 能，并有效提高了 LDMOS器件的最高工作電壓。附圖說明本專利技術的可改善回跳性能的LDMOS器件及其制造方法由以下的實施例及附圖給出圖1為現有技術中LDMOS器件的組成結構示意圖；圖2為現有技術中η溝道LDMOS器件在Vg等于35V時的Id-Vd關系曲線圖；圖3為本專利技術的可改善回跳性能的LDMOS器件的組成結構示意圖；圖4為現有技術和本專利技術的η溝道LDMOS器件在Vg等于35V時的Id-Vd關系曲 線對比圖；圖5為本專利技術的可改善回跳性能的LDMOS器件制造方法的流程圖；圖6至圖10分別為完成圖5中步驟S51至S55后LDMOS器件的組成結構示意圖。具體實施例方式以下將對本專利技術的可改善回跳性能的LDMOS器件及其制造方法作進一步的詳細 描述。參見圖3，本專利技術的可改善回跳性能的LDMOS器件包括硅襯底10、高壓阱11、源極 12、源本文檔來自技高網...

【技術保護點】
一種可改善回跳性能的ＬＤＭＯＳ器件，包括硅襯底、高壓阱、源極、源極漂移區、漏極、漏極漂移區、柵極及其側墻，該高壓阱形成在該硅襯底中，該源極漂移區和漏極漂移區形成在該高壓阱中且排布在柵極兩側，該源極和漏極分別形成在該源極漂移區和漏極漂移區中，其特征在于，該ＬＤＭＯＳ器件還包括設置在高壓阱中且毗鄰源極漂移區的減阻塊，該減阻塊與高壓阱摻雜類型相同且其雜質濃度高于該高壓阱。

【技術特征摘要】

【專利技術屬性】
技術研發人員：王顥，
申請(專利權)人：上海宏力半導體制造有限公司，
類型：發明
國別省市：31[中國|上海]