【技術實現步驟摘要】
一種相位調整電路、延時鎖定電路和存儲器
[0001]本公開涉及半導體存儲器
，尤其涉及一種相位調整電路
、
延時鎖定電路和存儲器
。
技術介紹
[0002]在動態隨機存取存儲器
(Dynamic Random Access Memory
，
DRAM)
中的延遲鎖定回路
(Delay Loop Lock
，
DLL)
中，存在四個相位依次相差
90
度的時鐘路徑
。
然而，這四個時鐘路徑可能由于相位偏移導致錯配問題和噪聲問題，從而影響存儲器的性能
。
技術實現思路
[0003]本公開提供了一種相位調整電路
、
延時鎖定電路和存儲器，通過檢測不同時鐘信號之間的相位差并對時鐘信號進行校正，能夠改善時鐘信號的相位偏移
。
[0004]本公開的技術方案是這樣實現的：
[0005]第一方面，本公開實施例提供了一種相位調整電路，所述相位調整電路包括依次連接的檢測模塊
、
比較模塊
、
計數模塊和調整模塊；其中，
[0006]所述檢測模塊，配置為對第一時鐘信號與第二時鐘信號之間的相位差進行檢測，得到第一檢測信號和第二檢測信號；
[0007]所述比較模塊，配置為對所述第一檢測信號和所述第二檢測信號進行占空比比較處理，得到計數指示信號；
[0008]所述計數模塊，配置為基于所述計數指示信號對預...
【技術保護點】
【技術特征摘要】
1.
一種相位調整電路，其特征在于，所述相位調整電路包括依次連接的檢測模塊
、
比較模塊
、
計數模塊和調整模塊；其中，所述檢測模塊，配置為對第一時鐘信號與第二時鐘信號之間的相位差進行檢測，得到第一檢測信號和第二檢測信號；所述比較模塊，配置為對所述第一檢測信號和所述第二檢測信號進行占空比比較處理，得到計數指示信號；所述計數模塊，配置為基于所述計數指示信號對預設計數時鐘信號的脈沖數量進行計數，得到計數值；所述調整模塊，配置為根據所述計數值對所述第二時鐘信號進行相位調整，以使所述第一時鐘信號和所述第二時鐘信號之間的相位差為預設值
。2.
根據權利要求1所述的相位調整電路，其特征在于，所述檢測模塊，具體配置為接收所述第一時鐘信號
、
所述第二時鐘信號
、
第三時鐘信號和第四時鐘信號之中的任意三個信號，根據所接收的信號，輸出所述第一檢測信號和所述第二檢測信號；其中，所述第三時鐘信號與所述第一時鐘信號的相位差為
180
度，所述第四時鐘信號與所述第二時鐘信號的相位差為
180
度，所述第一檢測信號指示所述第一時鐘信號的上升沿與所述第二時鐘信號的上升沿之間的相位差，所述第二檢測信號指示所述第二時鐘信號的上升沿與所述第一時鐘信號的下降沿之間的相位差
。3.
根據權利要求2所述的相位調整電路，其特征在于，所述調整模塊，還配置為根據所述計數值對所述第四時鐘信號進行相位調整，以使所述第三時鐘信號和所述第四時鐘信號之間的相位差為預設值
。4.
根據權利要求2所述的相位調整電路，其特征在于，所述檢測模塊包括第一檢測單元和第二檢測單元；其中，所述第一檢測單元，配置為接收所述第一時鐘信號和所述第二時鐘信號，對所述第一時鐘信號和所述第二時鐘信號進行邏輯運算，得到所述第一檢測信號；所述第二檢測單元，配置為接收所述第三時鐘信號和所述第二時鐘信號，對所述第三時鐘信號和所述第二時鐘信號進行邏輯運算，得到所述第二檢測信號
。5.
根據權利要求4所述的相位調整電路，其特征在于，所述第一檢測單元包括第一反相器
、
第一傳輸門和第一與非門，所述第二檢測單元包括第二反相器
、
第二傳輸門和第二與非門；所述第一反相器的輸入端接收所述第二時鐘信號，所述第一傳輸門的輸入端接收所述第一時鐘信號，所述第一與非門的兩輸入端分別與所述第一反相器的輸出端和所述第一傳輸門的輸出端連接，所述第一與非門的輸出端輸出所述第一檢測信號；所述第二反相器的輸入端接收所述第三時鐘信號，所述第二傳輸門的輸入端接收所述第二時鐘信號，所述第二與非門的兩輸入端分別與所述第二反相器的輸出端和所述第二傳輸門的輸出端連接，所述第二與非門的輸出端輸出所述第二檢測信號
。6.
根據權利要求1所述的相位調整電路，其特征在于，所述相位調整電路應用于存儲器，所述比較模塊包括占空比單元
、
預處理單元和采樣單元；其中，所述占空比單元，配置為接收所述第一檢測信號和所述第二檢測信號，對所述第一檢
測信號和所述第二檢測信號進行占空比比較處理，得到比較結果信號；其中，在所述第一檢測信號的占空比高于所述第二檢測信號時，所述比較結果信號處于第一電平狀態；在所述第一檢測信號的占空比低于所述第二檢測信號時，所述比較結果信號處于第二電平狀態；所述預處理單元，配置為接收所述存儲器的主時鐘信號，對所述主時鐘信號進行分頻處理，得到采樣時鐘信號；所述采樣單元，配置為接收所述采樣時鐘信號和所述比較結果信號，基于所述采樣時鐘信號對所述比較結果信號進行采樣，得到所述計數指示信號
。7.
根據權利要求6所述的相位調整電路，其特征在于，所述占空比單元包括第一開關管
、
第二開關管
、
第三開關管
、
第四開關管
、
第一電流源
、
第二電流源
、
第三電流源
、
第四電流源
、
第一電容
、
第二電容和運算放大器；其中，所述第一開關管的控制端與所述第二開關管的控制端形成連接點，用于接收所述第一檢測信號；所述第一開關管的第一端與所述第一電流源的輸出端連接，所述第一電流源的輸入端與電源信號連接，所述第二開關管的第二端與所述第二電流源的輸入端連接，所述第二電流源的輸出端與地信號連接；所述第一開關管的第二端
、
所述第二開關管的第一端均與所述第一電容的第一端連接，所述第一電容的第二端與地信號連接；所述第三開關管的控制端與所述第四開關管的控制端形成連接點，用于接收所述第二檢測信號；所述第三開關管的第一端與所述第三電流源的輸出端連接，所述第三電流源的輸入端與電源信號連接，所述第四開關管的第二端與所述第四電流源的輸入端連接，所述第四電流源的輸出端與地信號連接；所述第三開關管的第二端
、
所述第四開關管的第一端均與所述第二電容的第一端連接，所述第二電容的第二端與地信號連接；所述第一電容的第一端還與所述運算放大器的反相輸入端連接，所述第二電容的第一端還與所述運算放大器的正相輸入端連接，所述運算放大器的輸出端用于輸出所述比較結果信號
。8.
根據權利要求6所述的相位調整電路，其特征在于，所述預處理單元，還配置為對所述采樣時鐘信號進行延遲處理，得到所述預設計數時鐘信號；所述計數模塊，具體配置為在所述計數指示信號處于第一電平狀態的情況下，每檢測到所述預設計數時鐘信號的一個脈沖，對所述計數值進行加一處理；或者，在所述計數指示信號處于第二電平狀態的情況下，每檢測到所述預設計數時鐘信號的一個脈沖，對所述計數值進行減一處理
。9.
根據權利要求1所述的相位調整電路，其特征在于，所述調整模塊包括第一調整模塊和第二調整模塊；其中，所述第一調整模塊，配置為接收預設固定值和第一原始時鐘信號，基于所述預設固定值對所述第一原始時鐘信號進行傳輸處理，得到所述第一時鐘信號；所述第二調整模塊，配置為接收所述計數值和第二原始時鐘信號，基于所述計數值對所述第二原始時鐘信號進行傳輸處理，得到所述第二時鐘信號；其中，在所述計數值大于所述預設固定值的情況下，所述第二時鐘信號的上升沿...
【專利技術屬性】
技術研發人員：張志強，
申請(專利權)人：長鑫存儲技術有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。