擴頻時鐘產生電路及方法技術

本發明專利技術揭示了一種擴頻時鐘產生電路及方法，所述擴頻時鐘產生電路包括第一分頻器及調制單元，所述調制單元用于產生第一分頻器的分頻比，第一分頻器用于根據分頻比對輸入端接收的輸入時鐘信號進行整數分頻，并于輸出端輸出擴頻時鐘信號，所述輸入時鐘信號的頻率為固定頻率，擴頻時鐘信號的頻率在多個不同頻點之間進行隨機跳變

【技術實現步驟摘要】
擴頻時鐘產生電路及方法


[0001]本專利技術屬于集成電路
，具體涉及一種擴頻時鐘產生電路及方法
。

技術介紹

[0002]電磁干擾的現象由來已久，無論在
PCB
或者
SOC
芯片在工作時，隨著信號的不斷翻轉，會不斷地向外輻射能量，加上當今技術的不斷發展，對頻率更高，驅動更強的系統時鐘信號，其輻射的能量更加不容忽視，會產生嚴重的
EMI
問題；不但會引起系統性能降低，更可能導致整的電路失效
。
降低
EMI
的方法一般從三個角度考慮：減小干擾源干擾強度
、
提高抗干擾能力
、
阻斷干擾路徑
。
后兩種方式的設計成本往往較高，因此，減小
EMI
產生成為重中之重，
SSC
技術應運而生
。SSC(Spread Spectrum Clock)
即擴頻時鐘，對于固定頻率輸出的時鐘信號，輸出頻譜是一個很窄的尖峰，所有能量都會集中在這個尖峰的頻帶內，幅度很高，對外輻射的能量就很大；而如果是頻率變化的時鐘信號，能量將會分布在一定范圍的頻譜上，幅度較小，產生的
EMI
輻射也很小
。
[0003]擴頻時鐘的主要實現方式是采用擴頻調制技術，調制基于鎖相環的時鐘電路
。
最常使用的電路結構是基于
SDM
對可編程分頻器進行調制；也有結構是直接調制
VCO
進行擴頻輸出
。
如
2009
年在
IEEE Transactions on Electromagnetic Compatibility
上，
Yao
?
Huang Kao
等人提出的基于兩點調制的擴頻時鐘技術，使用
SDM
對可編程分頻器進行數字調制，同時對壓控振蕩器進行模擬調制，可以極大的提高調制帶寬，從而獲得更好的調制精度和輸出抖動性能
。2013
的
ISSCC
上，
Nicola Da Dalt
等人基于全數字鎖相環實現了高頻隨機調制的輸出，能夠很大程度上降低周期性調制引起的積累型抖動
。
也有研究如
CN115940942A
，使用振蕩器直接輸出頻率，采用額外的周期計數電路對擴頻時鐘的邊沿觸發產生多個觸發信號，來控制振蕩電路的電流，實現對輸出時鐘頻率的調制
。
[0004]上述擴頻時鐘的實現方式具有以下缺點：
[0005]振蕩器直接輸出的頻率準確度不高，相位噪聲大，抖動性能差；
[0006]在芯片內實現一個完整的
PLL
電路，占用面積大，成本高；
[0007]設計全新的專用
SSC PLL
所需要的時間長，電路復雜，設計難度高，而往往一個芯片內不只有一個
PLL
時鐘電路，無法做到時鐘的復用；
[0008]對
SSC PLL
的調制若采用單點調制，則調制速率會受制于
PLL
帶寬；若采用兩點調制，必須考慮增益及相位校準，電路上實現困難，設計周期長，易受工藝溫度等影響
。
[0009]因此，針對上述技術問題，有必要提供一種擴頻時鐘產生電路及方法
。

技術實現思路

[0010]有鑒于此，本專利技術的目的在于提供一種一種擴頻時鐘產生電路及方法
。
[0011]為了實現上述目的，本專利技術一實施例提供的技術方案如下：
[0012]一種擴頻時鐘產生電路，所述擴頻時鐘產生電路包括第一分頻器及調制單元，所述調制單元用于產生第一分頻器的分頻比，第一分頻器用于根據分頻比對輸入端接收的輸
入時鐘信號進行整數分頻，并于輸出端輸出擴頻時鐘信號，所述輸入時鐘信號的頻率為固定頻率，擴頻時鐘信號的頻率在多個不同頻點之間進行隨機跳變
。
[0013]一實施例中，所述調制單元包括：
[0014]第一調制單元，用于產生三角波調制信號，并采用三角波調制信號對外部輸入的小數分頻比進行調制，產生不斷變化的小數分頻比；
[0015]第二調制單元，與第一調制單元相連，用于對不斷變化的小數分頻比和外部輸入的整數分頻比進行調制，得到不斷抖動的整數分頻比
。
[0016]一實施例中，所述第一調制單元包括三角波發生器及加法器，所述第二調制單元包括
SDM
，其中：
[0017]所述
SDM
的第一輸入端用于接收外部輸入的整數分頻比，第二輸入端與加法器的輸出端相連，所述加法器的第一輸入端用于接收外部輸入的小數分頻比，第二輸入端與三角波發生器的輸出端相連，所述
SDM
的輸出端與第一分頻器相連
。
[0018]一實施例中，所述擴頻時鐘產生電路還包括連接于第一調制單元與第一分頻器之間
、
和
/
或第二調制單元與第一分頻器的若干分頻器
。
[0019]一實施例中，所述擴頻時鐘產生電路還包括第二分頻器及第三分頻器，其中：
[0020]第二分頻器的輸入端與第一分頻器的輸出端相連，輸出端與
SDM
的時鐘端口相連；
[0021]第三分頻器的輸入端與第二分頻器的輸出端相連，輸入端與三角波發生器的時鐘端口相連
。
[0022]一實施例中，所述
SDM
為
n
階調制器，
SDM
產生的分頻比的個數為2n
，其中，
n≥1。
[0023]一實施例中，所述第一分頻器為可編程分頻器
。
[0024]一實施例中，所述輸入時鐘信號為系統
PLL
時鐘信號
。
[0025]本專利技術另一實施例提供的技術方案如下：
[0026]一種擴頻時鐘產生方法，所述擴頻時鐘產生方法包括以下步驟：
[0027]S1、
通過三角波發生器產生三角波調制信號，并采用三角波調制信號對外部輸入的小數分頻比進行調制，產生不斷變化的小數分頻比；
[0028]S2、
通過
SDM
對不斷變化的小數分頻比和外部輸入的整數分頻比進行調制，得到不斷抖動的整數分頻比；
[0029]S3、
基于不斷抖動的整數分頻比，通過第一分頻器對固定頻率的輸入時鐘信號進行整數分頻，產生頻率在多個不同頻點之間進行隨機跳變的擴頻時鐘信號
。
[0030]一實施例中，所述
SDM
的輸入時鐘為擴頻時鐘信號經過若干分頻器分頻后的信號；和
/
或，
[0031]所述三角波發生器的輸入時鐘為擴頻時鐘信號經過若干分頻器分頻后的信號
。
[0032]本專利技術具本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.
一種擴頻時鐘產生電路，其特征在于，所述擴頻時鐘產生電路包括第一分頻器及調制單元，所述調制單元用于產生第一分頻器的分頻比，第一分頻器用于根據分頻比對輸入端接收的輸入時鐘信號進行整數分頻，并于輸出端輸出擴頻時鐘信號，所述輸入時鐘信號的頻率為固定頻率，擴頻時鐘信號的頻率在多個不同頻點之間進行隨機跳變
。2.
根據權利要求1所述的擴頻時鐘產生電路，其特征在于，所述調制單元包括：第一調制單元，用于產生三角波調制信號，并采用三角波調制信號對外部輸入的小數分頻比進行調制，產生不斷變化的小數分頻比；第二調制單元，與第一調制單元相連，用于對不斷變化的小數分頻比和外部輸入的整數分頻比進行調制，得到不斷抖動的整數分頻比
。3.
根據權利要求2所述的擴頻時鐘產生電路，其特征在于，所述第一調制單元包括三角波發生器及加法器，所述第二調制單元包括
SDM
，其中：所述
SDM
的第一輸入端用于接收外部輸入的整數分頻比，第二輸入端與加法器的輸出端相連，所述加法器的第一輸入端用于接收外部輸入的小數分頻比，第二輸入端與三角波發生器的輸出端相連，所述
SDM
的輸出端與第一分頻器相連
。4.
根據權利要求2所述的擴頻時鐘產生電路，其特征在于，所述擴頻時鐘產生電路還包括連接于第一調制單元與第一分頻器之間
、
和
/
或第二調制單元與第一分頻器的若干分頻器
。5.
根據權利要求3所述的擴頻時鐘產生電路，其特征在于，所述擴頻時鐘產生電路還包括第二分頻器及第三分頻器，其中：第二分頻器的輸入端與第一分頻器的輸出端相...

【專利技術屬性】
技術研發人員：林越，張超，陳博文，
申請(專利權)人：蘇州矽典微智能科技有限公司，
類型：發明
國別省市：