一種基于制造技術(shù)

本發(fā)明專利技術(shù)公開了一種基于

【技術(shù)實現(xiàn)步驟摘要】
一種基于MPSoC的視頻壓縮和記錄儀


[0001]本專利技術(shù)涉及視頻處理
，尤其涉及一種基于
MPSoC
的視頻壓縮和記錄儀
。

技術(shù)介紹

[0002]視頻壓縮技術(shù)指通過特定的壓縮技術(shù)將某個視頻格式的文件轉(zhuǎn)換成另一種視頻格式文件的方式，目前視頻流傳輸中最為重要的編解碼標(biāo)準(zhǔn)有國標(biāo)電聯(lián)的
H.261,H.263
，運動靜止圖像專家組的
M
?
JPEG
和國際標(biāo)準(zhǔn)化組織運動圖像專家組的
MPEG
系列標(biāo)準(zhǔn)，視頻壓縮技術(shù)用于錄像，資料收集，整理，存儲，高性能視頻壓縮技術(shù)用于遠(yuǎn)程視頻網(wǎng)絡(luò)傳輸
。
[0003]目前的視頻處理方案見圖1，采用
FPGA+ARM+DSP
實現(xiàn)，視頻輸入設(shè)備將視頻信號送給
FPGA
進行壓縮，壓縮后
DSP
對壓縮后的視頻信號進行運算處理，最后將處理好的視頻信號送給
ARM
，
ARM
將視頻信號輸出上位機顯示，或者存儲等操作；
[0004]見圖2，
①
視頻采集模塊在
FPGA
的控制下進行視頻圖像信息的采集，注釋，視頻采集后送給
FPGA
；
[0005]②
FPGA
將視頻圖像進行預(yù)處理并將視頻數(shù)據(jù)送給
SDRAMR
進行緩存，
FPGA
對緩存數(shù)據(jù)進行濾波處理，消除圖像信息中的噪聲干擾，濾波后的數(shù)據(jù)通過
FPGA
內(nèi)部
FIFO
進入
DSP
進行下一步的壓縮處理；
[0006]③
DSP
上電后首先進行引導(dǎo)程序的自加載，等待
FPGA
發(fā)送請求，在收到
FPGA
的請求后，
DSP
建立
EDMA
通道從
FPGA
獲取視頻數(shù)據(jù)，存滿一幀后，開始對視頻圖像進行
JPEG
壓縮處理，壓縮處理后的視頻圖像信息經(jīng)過
FIFO
緩存后，在
FPGA
的控制下寫入數(shù)據(jù)緩存區(qū)；
[0007]④
ARM
的讀取緩存區(qū)數(shù)據(jù)并將數(shù)據(jù)通過串口送給記錄儀
。
[0008]根據(jù)上述可知，目前的方案系統(tǒng)結(jié)構(gòu)復(fù)雜，集成度不高，開發(fā)維護難度大，功耗和成本高
。
[0009]為此，我們提出一種基于
MPSoC
的視頻壓縮和記錄儀來解決上述問題
。

技術(shù)實現(xiàn)思路

[0010]本專利技術(shù)的目的是為了解決現(xiàn)有技術(shù)中存在的系統(tǒng)結(jié)構(gòu)復(fù)雜，集成度不高，開發(fā)維護難度大，功耗和成本高的缺點，而提出的一種基于
MPSoC
的視頻壓縮和記錄儀
。
[0011]為了實現(xiàn)上述目的，本專利技術(shù)采用了如下技術(shù)方案：
[0012]一種基于
MPSoC
的視頻壓縮和記錄儀，包括視頻源部分
、
視頻處理板
、
記錄儀和上位機顯示部分；
[0013]所述視頻源部分即視頻輸入設(shè)備，可為
SDI/CAMERALINK
接口的相機；
[0014]所述視頻處理板即視頻壓縮板，用于對輸入視頻進行壓縮處理；
[0015]所述記錄儀用于存儲壓縮處理后的視頻；
[0016]所述上位機是為用于顯示的設(shè)備
。
[0017]在使用時通過視頻輸入設(shè)備將視頻輸入到視頻處理板部分，經(jīng)過視頻處理后再輸出到記錄儀中
。
[0018]優(yōu)選的，所述視頻處理板包括頻采集注釋接收模塊
、
注釋模塊
、AXI
?
DMA
模塊
、
視頻壓縮模塊
(VCU)
與視頻數(shù)據(jù)
DDR
緩存模塊
。
[0019]優(yōu)選的，視頻采集注釋接收模塊，完成輸入視頻數(shù)據(jù)的接收
、
時統(tǒng)，注釋信息鎖存，時序解析及時序轉(zhuǎn)換等功能
。
[0020]優(yōu)選的，注釋模塊，注釋模塊完成串口數(shù)據(jù)收發(fā)
、
時統(tǒng)和注釋信息鎖存等功能
。
[0021]優(yōu)選的，
AXI
?
DMA
模塊，
AXI
?
DMA
模塊以
DMA
的方式，將兩路視頻數(shù)據(jù)寫入
PS
側(cè)內(nèi)存中做壓縮
。
[0022]優(yōu)選的，視頻壓縮模塊
(VCU)
，視頻壓縮使用
PL
側(cè)的視頻編解碼單元
(VCU)
硬核來實現(xiàn)，
VCU
能夠訪問來自
PL
或
PS
的視頻和音頻流，以提供和
/
或存取達(dá)到軟件算法
50
倍的壓縮視頻信息，從而節(jié)省寶貴的系統(tǒng)存儲空間
。
[0023]優(yōu)選的，視頻數(shù)據(jù)
DDR
緩存模塊，視頻數(shù)據(jù)
DDR
緩存模塊完成兩路視頻數(shù)據(jù)
DDR
寫和三路視頻數(shù)據(jù)讀
DDR
的仲裁
、DDR
讀寫時序生成及跟蹤視頻數(shù)據(jù)處理等功能
。
[0024]優(yōu)選的，一種基于
MPSoC
的視頻壓縮和記錄儀工作步驟包括：
S1、
首先
PL
對視頻源進行采集注釋接收；
[0025]S2、
視頻數(shù)據(jù)緩存在
PL
側(cè)
DDR
中并通過
PCIE
將原始視頻數(shù)據(jù)存放在存儲設(shè)備中，通過
DMA
視頻數(shù)據(jù)從
PL
側(cè)
DDR
讀出緩存在
PS
側(cè)
DDR
中；
[0026]S3、PS
啟動
VCU
對視頻進行壓縮；
[0027]S4、PS
將壓縮后數(shù)據(jù)通過串口發(fā)送給記錄儀
。
[0028]與現(xiàn)有技術(shù)相比，本專利技術(shù)的有益效果為：
[0029]本專利技術(shù)采用基于
Xilinx UltraScale+MPSOC
系列進行開發(fā)，比如此系列之一的
XCZU7EV
芯片
PS
部分集成
Quadcore ARM Cortex
?
A53 MP Core
應(yīng)用處理器，
PL
部分集成
H.264/H.265VCU
硬核，
VCU
模塊能夠以
60Hz
的像素對分辨率高達(dá)
4k
的視頻進行同步壓縮和解壓縮，支持多達(dá)8個數(shù)據(jù)流，多編碼參數(shù)的適時修改性能優(yōu)于編解碼芯片本文檔來自技高網(wǎng)...

【技術(shù)保護點】

【技術(shù)特征摘要】
1.
一種基于
MPSoC
的視頻壓縮和記錄儀，其特征在于，包括視頻源部分
、
視頻處理板
、
記錄儀和上位機顯示部分；所述視頻源部分即視頻輸入設(shè)備，為
SDI/CAMERALINK
接口的相機；所述視頻處理板即視頻壓縮板，用于對輸入視頻進行壓縮處理；所述記錄儀用于存儲壓縮處理后的視頻；所述上位機是用于顯示的設(shè)備
。2.
根據(jù)權(quán)利要求1所述的一種基于
MPSoC
的視頻壓縮和記錄儀，其特征在于，所述視頻處理板包括頻采集注釋接收模塊
、
注釋模塊
、AXI
?
DMA
模塊
、
視頻壓縮模塊
(VCU)
與視頻數(shù)據(jù)
DDR
緩存模塊
。3.
根據(jù)權(quán)利要求2所述的一種基于
MPSoC
的視頻壓縮和記錄儀，其特征在于，視頻采集注釋接收模塊，完成輸入視頻數(shù)據(jù)的接收
、
時統(tǒng)，注釋信息鎖存，時序解析及時序轉(zhuǎn)換等功能
。4.
根據(jù)權(quán)利要求3所述的一種基于
MPSoC
的視頻壓縮和記錄儀，其特征在于，注釋模塊，注釋模塊完成串口數(shù)據(jù)收發(fā)
、
時統(tǒng)和注釋信息鎖存等功能
。5.
根據(jù)權(quán)利要求4所述的一種基于
MPSoC
的視頻壓縮和記錄儀，其特征在于，
AXI
?
DMA
模塊，
AXI
?
DMA
模塊以
DMA
的方式，將兩路視頻數(shù)據(jù)寫入
PS
側(cè)內(nèi)存中做壓縮
。6.
根據(jù)權(quán)利要求...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：陳晨，
申請(專利權(quán))人：國科環(huán)宇南京電子技術(shù)有限公司，
類型：發(fā)明
國別省市：