【技術實現(xiàn)步驟摘要】
本申請涉及半導體領域，尤其涉及一種半導體器件及其制造方法。
技術介紹
1、隨著半導體相關技術的發(fā)展，研究人員發(fā)現(xiàn)在絕緣襯底上的硅(silicon-on-insulator，soi)襯底上制造得到的器件具有較小的寄生電容與漏電流，器件性能更為良好。soi襯底包括頂層硅、背襯底以及兩者之間的埋氧化層。
2、在實際應用中，存在同時在同一片晶圓上集成不同的半導體器件的需求，例如同時集成基于soi襯底的鰭式場效應晶體管(fin?field-effect?transistor，finfet)和基于半導體襯底的平面(planar)器件。
3、由于soi襯底價格昂貴，導致在同時集成基于soi襯底的finfet和基于半導體襯底的平面器件的兩個器件時，制造成本較高，不能滿足低成本制造的需求。
技術實現(xiàn)思路
1、有鑒于此，本申請?zhí)峁┝艘环N半導體器件及其制造方法，能夠降低同時集成基于soi襯底的finfet和基于半導體襯底的平面器件的兩個器件的制造成本。
2、本申請?zhí)峁┮环N半導體器件的制造方法，所述方法包括：
3、提供半導體襯底，所述半導體襯底包括毗鄰的第一區(qū)域和第二區(qū)域；
4、刻蝕第一區(qū)域的半導體襯底，以形成第一開口；
5、在所述第一開口內依次填充第一材料和第二材料，以填充所述第一開口；
6、刻蝕所述第二材料至少到達所述第一材料，在所述第一區(qū)域形成鰭通道；
7、氧化所述第一材料，在所述第一區(qū)域形成氧化絕緣層；
8、對所述第二區(qū)域進行摻雜，形成源極和漏極。
9、可選地，在刻蝕第一區(qū)域的半導體襯底之前，所述方法還包括：
10、在所述第二區(qū)域的表面覆蓋硬掩膜層；
11、所述刻蝕第一區(qū)域的半導體襯底，以形成第一開口包括：
12、以所述硬掩膜層為掩蔽，刻蝕第一區(qū)域的半導體襯底，以形成第一開口；
13、在刻蝕所述第二材料至少到達所述第一材料之前，所述方法還包括：
14、去除所述硬掩膜層。
15、可選地，所述在所述第一開口內依次填充第一材料和第二材料包括：
16、在所述第一開口內依次生長第一材料和第二材料。
17、可選地，所述刻蝕所述第二材料至少到達所述第一材料，在所述第一區(qū)域形成鰭通道包括：
18、利用自對準雙重圖案或自對準四重圖案工藝，刻蝕所述第二材料至少到達所述第一材料，在所述第一區(qū)域形成鰭通道，所述鰭通道未貫穿所述第一材料。
19、可選地，所述方法還包括：
20、在所述第一區(qū)域和所述第二區(qū)域之間形成凹槽；
21、在所述凹槽中填充絕緣材料；
22、刻蝕所述凹槽中填充的絕緣材料，形成所述第一區(qū)域和所述第二區(qū)域之間的淺溝槽隔離層。
23、可選地，所述凹槽的深度大于所述鰭通道的深度。
24、可選地，所述刻蝕所述第二材料至少到達所述第一材料，在所述第一區(qū)域形成鰭通道包括：
25、刻蝕所述第二材料至少到達所述第一材料，在所述第一區(qū)域形成鰭通道和鰭結構；
26、所述方法還包括：
27、在所述鰭結構，以及所述源極和漏極之間依次形成柵極氧化層和柵極。
28、可選地，所述第一材料為si。
29、可選地，所述第一材料的厚度范圍為0.002-2微米。
30、本申請還提供一種半導體器件，包括：
31、半導體襯底，所述半導體襯底上形成有毗鄰的第一器件和第二器件；
32、所述第一器件包括氧化絕緣層以及覆蓋氧化絕緣層的鰭結構；
33、所述第二器件包括位于所述半導體襯底內的源極和漏極。
34、與現(xiàn)有技術相比，本申請至少具有以下優(yōu)點：
35、本申請?zhí)峁┝艘环N半導體器件的制造方法，所述方法包括：提供半導體襯底，半導體襯底包括毗鄰的第一區(qū)域和第二區(qū)域，半導體襯底相較于soi襯底成本較低，刻蝕第一區(qū)域的半導體襯底，以形成第一開口，在第一開口內依次填充第一材料和第二材料，以填充第一開口，第一材料可以后續(xù)形成soi襯底中的埋氧化層，刻蝕填充完畢第一開口的第二材料至少到達第一材料，在第一區(qū)域形成第一鰭通道，即在第一區(qū)域形成鰭式場效應晶體管的鰭結構以及鰭結構之間的鰭通道，氧化第一區(qū)域的第一材料，在第一區(qū)域形成氧化絕緣層，即形成soi襯底中的埋氧化層，而后對第二區(qū)域進行摻雜，形成平面器件的源極和漏極。由此可見，本申請實施例通過在成本較低的半導體襯底的第一區(qū)域上刻蝕形成第一開口，而后在第一開口填充第一材料和第二材料，后續(xù)氧化第一材料，在第一區(qū)域形成soi襯底，刻蝕半導體襯底，在第一區(qū)域形成鰭式場效應晶體管的鰭結構，在利用半導體襯底同時制造得到基于soi襯底的鰭式場效應晶體管和基于半導體襯底的平面器件的基礎上，降低了制造成本。
本文檔來自技高網(wǎng)...【技術保護點】
1.一種半導體器件的制造方法，其特征在于，所述方法包括：
2.根據(jù)權利要求1所述的方法，其特征在于，在刻蝕第一區(qū)域的半導體襯底之前，所述方法還包括：
3.根據(jù)權利要求1所述的方法，其特征在于，所述在所述第一開口內依次填充第一材料和第二材料包括：
4.根據(jù)權利要求1所述的方法，其特征在于，所述刻蝕所述第二材料至少到達所述第一材料，在所述第一區(qū)域形成鰭通道包括：
5.根據(jù)權利要求1所述的方法，其特征在于，所述方法還包括：
6.根據(jù)權利要求5所述的方法，其特征在于，所述凹槽的深度大于所述鰭通道的深度。
7.根據(jù)權利要求1-6任意一項所述的方法，其特征在于，所述刻蝕所述第二材料至少到達所述第一材料，在所述第一區(qū)域形成鰭通道包括：
8.根據(jù)權利要求1-6任意一項所述的方法，其特征在于，所述第一材料為Si。
9.根據(jù)權利要求1-6任意一項所述的方法，其特征在于，所述第一材料的厚度范圍為0.002-2微米。
10.一種半導體器件，其特征在于，包括：
【技術特征摘要】
1.一種半導體器件的制造方法，其特征在于，所述方法包括：
2.根據(jù)權利要求1所述的方法，其特征在于，在刻蝕第一區(qū)域的半導體襯底之前，所述方法還包括：
3.根據(jù)權利要求1所述的方法，其特征在于，所述在所述第一開口內依次填充第一材料和第二材料包括：
4.根據(jù)權利要求1所述的方法，其特征在于，所述刻蝕所述第二材料至少到達所述第一材料，在所述第一區(qū)域形成鰭通道包括：
5.根據(jù)權利要求1所述的方法，其特征在于，所述方法還包括：
<...【專利技術屬性】
技術研發(fā)人員：蘇炳熏，呂昆諺，葉甜春，羅軍，趙杰，薛靜，
申請(專利權)人：廣東省大灣區(qū)集成電路與系統(tǒng)應用研究院，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。