【技術實現步驟摘要】
本專利技術涉及計算機，尤其涉及一種高速緩存訪問方法、處理器、電子設備及存儲介質。
技術介紹
1、半導體工藝的迅速發展使處理器的速度和集成度越來越高，處理器設計者可以利用來實現芯片的晶體管資源的數目和種類都不斷增加。數據中心、高性能計算等應用場景對處理器的性能也提出了越來越高的要求。根據應用需求以及片上集成晶體管數目不斷增加的趨勢，集成在處理器芯片上的高速緩沖存儲器（簡稱“高速緩存”，cache）的容量越來越大，并分為多級存儲層次，來提高處理器讀寫指令和數據的速度，以利用程序訪問的時間和空間局部性，使處理器能夠直接從cache中取得指令和數據，而不必訪問內存，從而提高處理器的性能。
2、現有技術中，處理器的主流水線都是訪問一級高速緩存（l1?cache），一級高速緩存如果訪問失效（miss），再訪問二級高速緩存（l2?cache）；如果二級高速緩存命中（hit），則返回數據給主流水線的一級高速緩存。對于二級高速緩存填充數據給主流水線的時機，處理器主流水線預先并不知道。通常采用在二級高速緩存填充數據的同時，主流水線將所記錄的一級高速緩存訪問失效的地址與二級高速緩存回填數據給一級高速緩存對應的地址進行比較，才知道數據正在填充到一級高速緩存。對于訪存隊列存儲失效的訪存指令需要的填充數據的處理器，在下一時鐘周期失效的訪存指令拿到填充的數據，寫回結果及傳遞數據給后面地址相關的指令。對于訪存隊列不存儲失效的訪存指令需要的填充數據的處理器，在下一時鐘周期失效的訪存指令才能夠重新發起對數據高速緩存的訪問，得到數據高速緩存的數據，再寫回
3、因此，現有技術存在以下問題：訪存指令寫回的速度慢，影響處理器的性能。
技術實現思路
1、針對現有技術存在的問題，本專利技術提供一種高速緩存訪問方法、處理器、電子設備及存儲介質。
2、本專利技術提供一種高速緩存訪問方法，應用于處理器，所述處理器包括一級高速緩存l1?cache和二級高速緩存l2?cache；所述方法包括：
3、所述l1?cache在未命中訪存指令的情況下，向所述l2?cache發送訪問請求；所述訪問請求中包括所述訪存指令；
4、所述l2?cache接收到所述訪問請求后，在命中所述訪存指令的情況下，向所述l1cache發送填充提示信號；所述填充提示信號用于指示填充數據的地址信息；所述填充數據包括所述l2?cache命中所述訪存指令的數據；
5、所述l2?cache在發送所述填充提示信號的n拍后，向所述l1?cache發送填充數據；n為正整數；
6、所述l1?cache基于所述填充提示信號，接收所述填充數據；基于所述填充數據，執行所述訪存指令的命中寫回。
7、根據本專利技術提供的高速緩存訪問方法，所述l2?cache接收到所述訪問請求后，在命中所述訪存指令的情況下，向所述l1?cache發送填充提示信號，包括：
8、所述l2?cache接收到所述訪問請求后，讀l2?cache標簽tag，將所述l2?cache?tag與所述訪問請求進行比較，判斷所述l2?cache是否命中所述訪存指令；
9、在所述l2?cache命中所述訪存指令的情況下，向所述l1?cache發送所述填充提示信號；
10、將l2?cache命中信號，發送給l2?cache管理隊列。
11、根據本專利技術提供的高速緩存訪問方法，所述l2?cache在發送所述填充提示信號的n拍后，向所述l1?cache發送填充數據，包括：
12、所述l2?cache管理隊列在接收到所述l2?cache命中信號的下一拍，發出訪問l2cache數據的請求，讀l2?cache數據data；
13、在所述l2?cache發送所述填充提示信號的n拍后，向所述l1?cache發送填充數據。
14、根據本專利技術提供的高速緩存訪問方法，所述l1?cache基于所述填充提示信號，接收所述填充數據；基于所述填充數據，執行所述訪存指令的命中寫回，包括：
15、所述l1?cache接收到所述填充提示信號后，將所述填充提示信號傳輸給發射隊列；
16、在m<=n的情況下，在接收到所述填充提示信號后的n-m拍時，從所述發射隊列重新發射所述訪存指令；m為所述訪存指令在從發射隊列發射進入主流水線到數據寫回之間的預設間隔；在所述訪存指令到達訪問l1?cache數據流水級時，所述l1?cache接收所述l2cache發送的所述填充數據，執行所述訪存指令的命中寫回；
17、或者，在m>n的情況下，在接收到所述填充提示信號后，從所述發射隊列重新發射所述訪存指令；所述l1?cache接收所述填充數據，將所述填充數據寫入l1?cache?data；在所述訪存指令到達訪問l1?cache數據流水級時，所述訪存指令訪問所述l1?cache，讀l1cache?data，執行所述訪存指令的命中寫回。
18、根據本專利技術提供的高速緩存訪問方法，所述l1?cache基于所述填充提示信號，接收所述填充數據；基于所述填充數據，執行所述訪存指令的命中寫回，包括：
19、所述l1?cache接收到所述填充提示信號后，將所述填充提示信號傳輸給重發隊列；
20、在m<=n的情況下，在接收到所述填充提示信號后的n-m拍時，從所述重發隊列重新發射所述訪存指令；m為所述訪存指令在從發射隊列發射進入主流水線到數據寫回之間的預設間隔；在所述訪存指令到達訪問l1?cache數據流水級時，所述l1?cache接收所述l2cache發送的所述填充數據，執行所述訪存指令的命中寫回；
21、或者，在m>n的情況下，在接收到所述填充提示信號后，從所述重發隊列重新發射所述訪存指令；所述l1?cache接收所述填充數據，將所述填充數據寫入l1?cache?data；在所述訪存指令到達訪問l1?cache數據流水級時，所述訪存指令訪問所述l1?cache，讀l1cache?data，執行所述訪存指令的命中寫回。
22、根據本專利技術提供的高速緩存訪問方法，所述l1?cache基于所述填充提示信號，接收所述填充數據；基于所述填充數據，執行所述訪存指令的命中寫回，包括：
23、訪存隊列接收到所述填充提示信號后，在第n-1拍，從所述訪存隊列中選出與所述填充提示信號的地址對應的所述訪存指令；所述訪存隊列用于失效訪存指令的數據獲得和寫回；
24、所述l1?cache在第n拍，接收所述填充數據；將所述填充數據存儲至所述訪存隊列，執行所述訪存指令的命中寫回。
25、根據本專利技術提供的高速緩存訪問方法，在所述l1?cache在未命中訪存指令的情況下，向所述l2?cache發送訪問請求之后，所述方法還包括：
26、所述l1?cache偵聽來自所述l2?cache的所述填充提示信號。
27、本文檔來自技高網...
【技術保護點】
1.一種高速緩存訪問方法，其特征在于，應用于處理器，所述處理器包括一級高速緩存L1?Cache和二級高速緩存L2?Cache；所述方法包括：
2.根據權利要求1所述的高速緩存訪問方法，其特征在于，所述L2?Cache接收到所述訪問請求后，在命中所述訪存指令的情況下，向所述L1?Cache發送填充提示信號，包括：
3.根據權利要求2所述的高速緩存訪問方法，其特征在于，所述L2?Cache在發送所述填充提示信號的n拍后，向所述L1?Cache發送填充數據，包括：
4.根據權利要求1所述的高速緩存訪問方法，其特征在于，所述L1?Cache基于所述填充提示信號，接收所述填充數據；基于所述填充數據，執行所述訪存指令的命中寫回，包括：
5.根據權利要求1所述的高速緩存訪問方法，其特征在于，所述L1?Cache基于所述填充提示信號，接收所述填充數據；基于所述填充數據，執行所述訪存指令的命中寫回，包括：
6.根據權利要求1所述的高速緩存訪問方法，其特征在于，所述L1?Cache基于所述填充提示信號，接收所述填充數據；基于所述填充數據，執
7.根據權利要求1所述的高速緩存訪問方法，其特征在于，在所述L1?Cache在未命中訪存指令的情況下，向所述L2?Cache發送訪問請求之后，所述方法還包括：
8.一種處理器，其特征在于，包括：一級高速緩存L1?Cache和二級高速緩存L2?Cache；其中：
9.一種電子設備，包括存儲器、處理器及存儲在所述存儲器上并可在所述處理器上運行的計算機程序，其特征在于，所述處理器執行所述程序時實現如權利要求1至7任一項所述高速緩存訪問方法。
10.一種非暫態計算機可讀存儲介質，其上存儲有計算機程序，其特征在于，所述計算機程序被處理器執行時實現如權利要求1至7任一項所述高速緩存訪問方法。
...【技術特征摘要】
1.一種高速緩存訪問方法，其特征在于，應用于處理器，所述處理器包括一級高速緩存l1?cache和二級高速緩存l2?cache；所述方法包括：
2.根據權利要求1所述的高速緩存訪問方法，其特征在于，所述l2?cache接收到所述訪問請求后，在命中所述訪存指令的情況下，向所述l1?cache發送填充提示信號，包括：
3.根據權利要求2所述的高速緩存訪問方法，其特征在于，所述l2?cache在發送所述填充提示信號的n拍后，向所述l1?cache發送填充數據，包括：
4.根據權利要求1所述的高速緩存訪問方法，其特征在于，所述l1?cache基于所述填充提示信號，接收所述填充數據；基于所述填充數據，執行所述訪存指令的命中寫回，包括：
5.根據權利要求1所述的高速緩存訪問方法，其特征在于，所述l1?cache基于所述填充提示信號，接收所述填充數據；基于所述填充數據，執行所述訪存指令的命...
【專利技術屬性】
技術研發人員：郇丹丹，李祖松，
申請(專利權)人：北京微核芯科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。