【技術(shù)實(shí)現(xiàn)步驟摘要】
本申請涉及電子，尤其是涉及一種檢測裝置和芯片。
技術(shù)介紹
1、?隨著電子設(shè)備的快速發(fā)展，電子設(shè)備中涉及的芯片數(shù)量也越來越多，為了提高芯片的利用率，針對芯片的檢測也越來越重要，尤其是針對于芯片的故障注入攻擊（faultinjection?attack）、檢查和診斷隨機(jī)失效、人為錯誤、設(shè)備故障等問題的檢測。
2、相關(guān)技術(shù)中，針對芯片的檢測方式是基于側(cè)信道分析的檢測方法，通過芯片上的電源線、時鐘和功耗進(jìn)行實(shí)時監(jiān)測，來推斷出芯片內(nèi)部的狀態(tài)。當(dāng)攻擊者或檢測者試圖通過注入故障來改變芯片的行為時，會導(dǎo)致芯片電壓、時鐘和功耗的變化，從而通過監(jiān)測這些變化判斷芯片是否存在異常如是否受到故障注入攻擊，且可以提供故障定位信息。
3、然而，上述方法需要對芯片進(jìn)行物理接觸以及采用較高精度測試設(shè)備，該方式至少存在成本高，分布部署難的問題。
技術(shù)實(shí)現(xiàn)思路
1、為解決相關(guān)技術(shù)中針對故障注入攻擊的檢測存在的成本高，分布部署難的問題，本申請?zhí)峁┮环N檢測裝置和芯片。
2、本申請的技術(shù)方案是這樣實(shí)現(xiàn)的：
3、第一方面，本申請?zhí)峁┮环N檢測裝置，檢測裝置設(shè)置在芯片的待檢測區(qū)域，所述待檢測區(qū)域設(shè)置有以第一序列為初始序列，按照第一序列變換規(guī)則進(jìn)行變換的模塊，所述檢測裝置包括：異變檢測電路，其中，所述異變檢測電路與時鐘端口連接，用于接收所述時鐘端口輸出的時鐘信號，在時鐘信號發(fā)生變化的情況下，以第二序列為初始序列，按照第二序列變換規(guī)則進(jìn)行變換，并在至少一個觀測點(diǎn)輸出實(shí)際輸出序列；若所述實(shí)
4、上述方案中，所述第二序列變換規(guī)則包括線性反饋移位寄存器lfsr序列變換規(guī)則、伽羅瓦lfsr序列變換規(guī)則、格雷碼序列變換規(guī)則、獨(dú)熱碼序列變換規(guī)則、環(huán)形計(jì)數(shù)序列變換規(guī)則和約翰遜計(jì)數(shù)序列變換規(guī)則中的一種。
5、上述方案中，所述至少一個觀測點(diǎn)包括：以輸入每一數(shù)據(jù)至所述模塊的時刻為起始時刻，確定所述模塊對所述數(shù)據(jù)處理完后對應(yīng)的時刻；或，以所述初始序列對應(yīng)的時鐘信號為起始時刻，每間隔第一數(shù)量個時鐘信號對應(yīng)的時刻；其中，所述起始時刻與所述初始序列對應(yīng)的時刻相同。
6、上述方案中，所述異變檢測電路，還用于在每一觀測點(diǎn)對應(yīng)的檢測結(jié)果表征所述芯片正常的情況下，將當(dāng)前序列變換規(guī)則轉(zhuǎn)換為第三序列變換規(guī)則；按照所述第三序列變換規(guī)則進(jìn)行變換處理，并在下一觀測點(diǎn)輸出下一實(shí)際輸出序列；
7、其中，所述第三序列變換規(guī)則與所述當(dāng)前序列變換規(guī)則不同，所述當(dāng)前序列變換規(guī)則包括所述第二序列變換規(guī)則；
8、其中，所述第三序列變換規(guī)則包括線性反饋移位寄存器lfsr序列變換規(guī)則、伽羅瓦lfsr序列變換規(guī)則、格雷碼序列變換規(guī)則、獨(dú)熱碼序列變換規(guī)則、環(huán)形計(jì)數(shù)序列變換規(guī)則和約翰遜計(jì)數(shù)序列變換規(guī)則中的一種。
9、上述方案中，所述異變檢測電路，還用于在所述每一觀測點(diǎn)對應(yīng)的檢測結(jié)果表征所述芯片正常的情況下，接收第一控制信號，將所述當(dāng)前序列變換規(guī)則轉(zhuǎn)換為與所述第一控制信號對應(yīng)的第三序列變換規(guī)則；按照所述第三序列變換規(guī)則進(jìn)行變換處理，并在下一觀測點(diǎn)輸出下一實(shí)際輸出序列；其中，所述第一控制信號為周期性信號，或，基于隨機(jī)數(shù)驅(qū)動生成的信號。
10、上述方案中，序列包括多個比特位，所述異變檢測電路，還用于在接收到第二控制信號的情況下，若所述時鐘信號發(fā)生變化，將第三序列中的目標(biāo)比特位進(jìn)行相反變換，得到第四序列，將所述第四序列按照所述第二序列變換規(guī)則進(jìn)行變換，并在所述至少一個觀測點(diǎn)輸出所述實(shí)際輸出序列；
11、其中，所述第三序列為所述異變檢測電路未接收到所述第二控制信號時，按照所述第二序列變換規(guī)則變換得到的預(yù)變換序列，所述目標(biāo)比特位為所述模塊在接收到所述第二控制信號時，序列中發(fā)生變換的比特位。
12、上述方案中，所述檢測裝置還包括：報(bào)警電路，所述報(bào)警電路與所述異變檢測電路連接，用于接收所述檢測結(jié)果，在所述檢測結(jié)果表征所述芯片存在異常時，產(chǎn)生報(bào)警。
13、第二方面，本申請?zhí)峁┮环N芯片，所述芯片包括一個或者多個上述所述的檢測裝置。
14、上述方案中，所述檢測裝置的數(shù)量和部署形式基于對所述芯片的防護(hù)強(qiáng)度和所述檢測裝置的資源消耗確定。
15、上述方案中，所述芯片包括安全防護(hù)電路，用于接收一個或多個檢測結(jié)果，在至少一個檢測結(jié)果表征所述芯片存在異常時，對所述芯片或所述芯片中的目標(biāo)電路執(zhí)行安全防御操作，其中，所述安全防御操作包括：產(chǎn)生報(bào)警以提示用戶、暫停當(dāng)前工作進(jìn)入中斷狀態(tài)等待中央處理器處理。
16、上述方案中，所述安全防護(hù)電路，還用于生成第三控制信號和隨機(jī)數(shù)據(jù)，并將所述第三控制信號和隨機(jī)數(shù)據(jù)輸入至所述芯片的所有模塊或部分模塊；
17、所述模塊，用于基于所述第三控制信號刪除有效數(shù)據(jù)，并利用所述隨機(jī)數(shù)據(jù)沖刷當(dāng)前數(shù)據(jù)。
18、本申請所提供的檢測裝置和芯片，檢測裝置設(shè)置在芯片的待檢測區(qū)域，待檢測區(qū)域設(shè)置有以第一序列為初始序列，按照第一序列變換規(guī)則進(jìn)行變換的模塊，檢測裝置包括：異變檢測電路，異變檢測電路與時鐘端口連接，用于接收時鐘端口輸出的時鐘信號，在時鐘信號發(fā)生變化的情況下，以第二序列為初始序列，按照第二序列變換規(guī)則進(jìn)行變換，并在至少一個觀測點(diǎn)輸出實(shí)際輸出序列；若實(shí)際輸出序列與觀測點(diǎn)對應(yīng)的參考輸出序列之間不滿足預(yù)設(shè)關(guān)聯(lián)關(guān)系，得到芯片存在異常的檢測結(jié)果；其中，第一序列和第二序列對應(yīng)同一時鐘信號，第一序列變換規(guī)則與第二序列變換規(guī)則不同。如此，該檢測裝置將芯片中的各個模塊與異變檢測電路之間的邏輯實(shí)現(xiàn)差異化，向芯片中插入檢測裝置，引入被注入故障后二者電路翻轉(zhuǎn)結(jié)果差異，降低監(jiān)測電路及校驗(yàn)設(shè)計(jì)失效風(fēng)險，增大攻擊難度；同時，異變檢測電路與原電路邏輯差異化可以降低兩者之間關(guān)聯(lián)性，使檢測電路有較高可靠性、魯棒性，提高了芯片的安全性。
本文檔來自技高網(wǎng)...【技術(shù)保護(hù)點(diǎn)】
1.一種檢測裝置，其特征在于，所述檢測裝置設(shè)置在芯片的待檢測區(qū)域，所述待檢測區(qū)域設(shè)置有以第一序列為初始序列，按照第一序列變換規(guī)則進(jìn)行變換的模塊，所述檢測裝置包括：異變檢測電路，其中，
2.根據(jù)權(quán)利要求1所述的檢測裝置，其特征在于，所述第二序列變換規(guī)則包括線性反饋移位寄存器LFSR序列變換規(guī)則、伽羅瓦LFSR序列變換規(guī)則、格雷碼序列變換規(guī)則、獨(dú)熱碼序列變換規(guī)則、環(huán)形計(jì)數(shù)序列變換規(guī)則和約翰遜計(jì)數(shù)序列變換規(guī)則中的一種。
3.根據(jù)權(quán)利要求1所述的檢測裝置，其特征在于，所述至少一個觀測點(diǎn)包括：以輸入每一數(shù)據(jù)至所述模塊的時刻為起始時刻，確定所述模塊對所述數(shù)據(jù)處理完后對應(yīng)的時刻；或，以所述初始序列對應(yīng)的時鐘信號為起始時刻，每間隔第一數(shù)量個時鐘信號對應(yīng)的時刻；其中，所述起始時刻與所述初始序列對應(yīng)的時刻相同。
4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的檢測裝置，其特征在于，
5.根據(jù)權(quán)利要求4所述的檢測裝置，其特征在于，
6.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的檢測裝置，其特征在于，序列包括多個比特位，所述異變檢測電路，還用于在接收到第二控制信號的情況
7.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的裝置，其特征在于，所述檢測裝置還包括：報(bào)警電路，所述報(bào)警電路與所述異變檢測電路連接，用于接收所述檢測結(jié)果，在所述檢測結(jié)果表征所述芯片存在異常時，產(chǎn)生報(bào)警。
8.一種芯片，其特征在于，所述芯片包括一個或者多個權(quán)利要求1至7任一項(xiàng)所述的檢測裝置。
9.根據(jù)權(quán)利要求8所述的芯片，其特征在于，所述檢測裝置的數(shù)量和部署形式基于對所述芯片的防護(hù)強(qiáng)度和所述檢測裝置的資源消耗確定。
10.根據(jù)權(quán)利要求8或9所述的芯片，其特征在于，所述芯片包括安全防護(hù)電路，用于接收一個或多個檢測結(jié)果，在至少一個檢測結(jié)果表征所述芯片存在異常時，對所述芯片或所述芯片中的目標(biāo)電路執(zhí)行安全防御操作，其中，所述安全防御操作包括：產(chǎn)生報(bào)警以提示用戶、暫停當(dāng)前工作進(jìn)入中斷狀態(tài)等待中央處理器處理。
11.根據(jù)權(quán)利要求8或9所述的芯片，其特征在于，所述芯片包括安全防護(hù)電路，用于生成第三控制信號和隨機(jī)數(shù)據(jù)，并將所述第三控制信號和隨機(jī)數(shù)據(jù)輸入至所述芯片的所有模塊或部分模塊；
...【技術(shù)特征摘要】
1.一種檢測裝置，其特征在于，所述檢測裝置設(shè)置在芯片的待檢測區(qū)域，所述待檢測區(qū)域設(shè)置有以第一序列為初始序列，按照第一序列變換規(guī)則進(jìn)行變換的模塊，所述檢測裝置包括：異變檢測電路，其中，
2.根據(jù)權(quán)利要求1所述的檢測裝置，其特征在于，所述第二序列變換規(guī)則包括線性反饋移位寄存器lfsr序列變換規(guī)則、伽羅瓦lfsr序列變換規(guī)則、格雷碼序列變換規(guī)則、獨(dú)熱碼序列變換規(guī)則、環(huán)形計(jì)數(shù)序列變換規(guī)則和約翰遜計(jì)數(shù)序列變換規(guī)則中的一種。
3.根據(jù)權(quán)利要求1所述的檢測裝置，其特征在于，所述至少一個觀測點(diǎn)包括：以輸入每一數(shù)據(jù)至所述模塊的時刻為起始時刻，確定所述模塊對所述數(shù)據(jù)處理完后對應(yīng)的時刻；或，以所述初始序列對應(yīng)的時鐘信號為起始時刻，每間隔第一數(shù)量個時鐘信號對應(yīng)的時刻；其中，所述起始時刻與所述初始序列對應(yīng)的時刻相同。
4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的檢測裝置，其特征在于，
5.根據(jù)權(quán)利要求4所述的檢測裝置，其特征在于，
6.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的檢測裝置，其特征在于，序列包括多個比特位，所述異變檢測電路，還用于在接收到第二控制信號的情況下，若所述時鐘信號發(fā)生變化，將第三序列中的目標(biāo)比特位...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：鄒雙潞，首南青，陳強(qiáng)，馬博，朱凱，
申請(專利權(quán))人：深圳市紐創(chuàng)信安科技開發(fā)有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。