本發明專利技術提供了一種用于電路快速仿真的ＭＯＳＦＥＴ內部節點的消去方法，它是在電路仿真過程中用不包括內部節點的４節點ＭＯＳＦＥＴ模型來對包括有內部節點的６節點ＭＯＳＦＥＴ模型進行等效，用解析方法對ＭＯＳＦＥＴ的兩個內部節點電壓進行求解，計算內部節點電壓隨外部節點電壓的變化，最后得到用于矩陣計算的所有器件外部節點之間的瞬態電導關系。這種方法考慮了ＭＯＳＦＥＴ寄生電阻對其電學特性的影響，保證了電路仿真的精度，同時由于消去了ＭＯＳＦＥＴ的內部節點，減小了電路求解矩陣的大小，從而減少了矩陣求解時間，提高了電路的仿真速度。
【技術實現步驟摘要】
本專利技術屬于EDA(電子設計自動化)領域。特別地，涉及一種在電路快速仿真中， 考慮消去內部節點的MOSFET模型的建立及仿真方法。2.
技術介紹
集成電路設計離不開用仿真器對所設計的電路進行仿真，驗證。電路仿真的過程 就是先要依據器件模型和基爾霍夫(Kirchhoff)定律，對整個電路網絡在每個節點上建立 電學方程，一般來說，這是一組非線性方程，然后再通過牛頓_拉福森(Newton-Ralphson) 迭代對這組方程進行求解，從而得到仿真結果。這個過程可表示為G · AV=I其中向量I是各節點電流，矩陣G是節點電流對節點電壓的瞬態導數，向量△ V是 迭代過程中各節點電壓的變化。對矩陣G進行LU分解，得到A1 οο 0V^niLnn J \Un 0 0U、Xn0 U^'AV1'Jr,^然后通過回代求解可得到Δ V。由于電路設計規模的不斷增大，消耗在電路仿真上的時間越來越長，那么在能滿 足設計者要求精度的條件下，怎樣提高電路的仿真速度就成了當前EDA工具開發所面臨的 最主要的問題之一。電路仿真的時間主要集中在模型的計算上(即G和I的計算時間)和 矩陣的運算上(即G的LU分解和回代時間)，當前的一些用于提高電路仿真器仿真速度的 技術也都是分別針對于如何能減少這兩個方面的時間。MOSFET是目前集成電路最主要的器件，它有4個端，即漏極(Dn)，柵極(Gn)，源極 (Sn)和襯底(Bn)，當它漏極和源極的寄生電阻不可忽略時，那么它就要用一個包含6個節 點的網絡進行描述(增加2個內部節點)。在對電路進行仿真時，這兩個內部節點會導致每 個MOSFET 2個額外電學方程的增加，這就會使得矩陣G增大，從而使得接下來的矩陣LU分 解時間增長，導致電路的仿真時間增長。為了提高電路仿真速度，針對這種情況，當前有兩 種解決問題的思路一是在矩陣G中用高斯(Gauss)消去法直接消去MOSFET的兩個內部節點，這兩個 內部節點的電壓可通過矩陣變換求得。對于包含有2個內部節點的M0SFET，在仿真中，它的 電學方程可被表示為 G'-AVtGei Gi,,G1 GU八^VextVIexiAnt 其中(Τ和Δ壙分別是包含2個內部節點的MOSFET電導矩陣和節點電壓變化， AVext和AVint分別對應中外部節點和內部節點的電壓變化，Iext和Iint分別是外部節 點和內部節點的電流。Gra，Gei, Gie, Gii分別對應G*中內部節點和外部節點的電導部分。由3AViot =G-lImt-G^1GieAFexi從而可以求得只包含外部4節點的MOSFET電學方程為 _4] G-AV = (Gee-Ge,G,,JAVext = Iexl -Gl^1Jmt = I這種方法實質上是把包含有MOSFET內部節點的G*的LU分解時間和回代時間轉 移到了 AVint的計算中去，雖然G*的LU分解時間可以減少，但這種方法不會使電路的仿真 速度有多大改進。另一種解決問題的方法是根據MOSFET源端和漏端的寄生電阻都是線性器件這種 情況，對矩陣G進行變換，成為BBD (Bordered Block-Diagonal)矩陣，然后再進行分解。這 種方法和直接分解稀疏的電導矩陣G相比還是具有一些優勢，但對于目前的仿真器來說， 一般都會首先把G變成BBD矩陣。那么，這種方法也就隨之失去了必要性。3.
技術實現思路
本專利技術的目的在于把包含有源端，漏端線性電阻的6節點MOSFET模型等效為消去 內部節點的4節點MOSFET模型，這種模型的等效不需要增加復雜的模型計算，只需在傳統 的BSIM3模型基礎上進行改進，從而可在保證電路收斂精度的條件下，大大降低電路仿真 中電路非線性方程的規模，減小電導矩陣G的維數，減少G的LU分解時間和回代計算時間， 提高電路的仿真速度。本專利技術的技術方案是在電路仿真過程中，對于包含有寄生電阻的6節點MOSFET模型，消去它的2個內 部節點，對模型進行相應修正，用4節點的MOSFET模型來對它進行等效。在上述MOSFET內部節點的消去方法中，流入節點Dn的瞬態電流和流入節點Dpn 的瞬態電流相等，即Idn = Idpn。流入節點Sn的瞬態電流和流入節點Spn的瞬態電流相等， 即Isp = Ispn。其中Dpn，Spn為MOSFET的兩個內部節點，Dn, Sn為與其相應的外部節點。在上述MOSFET內部節點的消去方法中，用解析方法，而不是傳統的迭代法，分別 對MOSFET兩個內部節點的電壓Vdpn，Vspn進行求解。計算內部節點電壓和外部節點電壓Vdn，dV, dV, dV dVVsn的關系，即、—^、f和f，用以修正MOSFET外部節點間的瞬態電導。 dVdn dVm dVdn dVm在上述求解MOSFET內部節點電壓的解析方法中，MOSFET的漏電流被表示為VV -VV - VV - Vτ —_ dseff_/-ι dpnspn dseff Λη dpnspn dseff、_ τ /i , dpnspn dseff、2ds 一Y/ U “17}Λ土 “1 Vr) — 1Vdsejjyl “177* )Rd. ！ V —ffVAVASCBEVA^dsO(Vseff)V =+ K ASCBEVa 是考慮 CLM(Channel Length Modulation)效應和 DIBL (Drain-Induced Barrier Lowering)效應的厄利電壓(Early Voltage)，Vascbe 是考慮 SCBE (Substrate Current induced Body Effect)效應的厄利電壓(EarlyVoltage)，Rds是MOSFET 內部電阻， Vdseff是MOSFET有效漏電壓，Idstl是線性區漏電流，Vdpnspn是MOSFET內部漏電壓。4那么當Vdnsn彡0時(Vdnsn為MOSFET外部漏電壓)，MOSFET的內部節點電壓分別為y — KiJ^A + ^d ^Vdseff^sn + ^s ^Vdsejf^dn + ^d ^Vdsejf^dsejf — ^d ^Vdseff^ΛRdIVckejf + RsiVdsejf + ^Ay =y RsiVdn~Vdpn) spn 一 .snjyKdVdnsn < 0時，MOSFET的內部節點電壓分別為y — Kw^A + Rd IVdseffKsn + RJVdseff^dn + ^s ^Vdseff^dseff — s^Vdseff^A^dVdseff + ^ s^Vdseff + ^A^K-K Kpn=Kn+ Rspn t由上式可得 ^dpn __^A + RsIvdseffdVdnKIVdseff + RsIVdsejf^ VdVdpnRiJvdseffdVsnRd1 Vdseff + RsIvdseff^ VdVspns VdsejfdVdnRdIVdsejf + R‘s IVdseff+廠:dV spnVA + ^d1 Vdsejfdvsn Rd1Vdseff + Khtkeff + Ki其中Rd，Rs是MOSFET漏端和源端寄生電阻。對MOSFET外部節點間瞬態電導的修正，涉及的是修正節點Dn，Sn, Gn, Bn的電流 對Dn，Sn本文檔來自技高網...
【技術保護點】
一種用于電路快速仿真的ＭＯＳＦＥＴ內部節點消去方法，其特征在于對包含有寄生電阻的６節點ＭＯＳＦＥＴ模型，消去它的２個內部節點，對模型進行相應修正，用４節點的ＭＯＳＦＥＴ模型來對它進行等效。
【技術特征摘要】
【專利技術屬性】
技術研發人員：尚也淳，侯文婷，吳大可，
申請(專利權)人：北京華大九天軟件有限公司，
類型：發明
國別省市：11
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。