【技術實現步驟摘要】
本專利技術涉及半導體器件，廣泛應用于電機驅動器、開關電源和功率放大器的輸出級等領域中，具體涉及一種n層堆疊ldmos器件及其制備方法。
技術介紹
1、mosfet功率器件作為半導體器件的核心，相關的專家、學者以及研究者從未中斷對其研究，從優化ldmos器件的resurf技術、rebulf技術以及soi結構等，到優化終端結構的擴散保護環技術、場版技術、場限環技術等，都在推動mosfet功率器件的快速發展。雖然這些技術均能夠使硅基mosfet功率器件在比導通電阻與擊穿電壓之間取一個較好的折中值，從而緩解比導通電阻與擊穿電壓的對立關系，但是硅基mosfet功率器件中比導通電阻與擊穿電壓的對立關系仍然是阻礙其發展的關鍵因素。因此，研究具有高耐壓與低比導通電阻的mosfet功率器件是十分必要的。
技術實現思路
1、本專利技術的目的在于提供一n層堆疊ldmos器件。
2、為達此目的，本專利技術采用以下技術方案：
3、一種n層堆疊ldmos器件，包括基底及sio2層，所述基底包括p型襯底ⅰ，以及由下至上依次交叉堆疊的n型漂移區和p型襯底ⅱ，每層n型漂移區的上表面均設置有p-top區和n-top區，每層p型襯底ⅱ內均設置有p型浮空層，每層p型襯底ⅱ的上表面均設置有p型埋層，p型襯底ⅱ及n型漂移區的兩側均刻蝕有凹槽，第一層n型漂移區與位于最上方的n型漂移區的左上區域均設置有源極p+區和源極n+區，右上區域均設置有漏極n+區，源極p+區和源極n+區均被p-body區包圍，所述l
4、本專利技術的另一個目的是提供上述n層堆疊ldmos器件的制備方法，包括以下步驟：
5、s1，在p型襯底ⅰ的上方外延生長一層n型漂移區；
6、s2，經過兩次離子注入與加熱擴散，在n型漂移區上分別形成摻雜濃度為8x1016cm-3?的p-top區和和摻雜濃度為5x1016cm-3的n-top區，之后通過外延生長一層摻雜濃度為5x1014cm-3的p型襯底ⅱ，隨后通過離子注入和加熱擴散，在該層p型襯底ⅱ上形成部分p型浮空層；
7、s3，步驟s2的基礎上，繼續外延生長p型襯底ⅱ，而后在其上表面通過離子注入與加熱擴散形成部分p型埋層；
8、s4，通過外延法在p型襯底ⅱ上再生長一層摻雜濃度為8x1015cm-3的n型漂移區；
9、s5，采用干法刻蝕，在p型襯底ⅱ和第二層n型漂移區的兩端刻蝕出兩個凹槽，為下一步離子注入做準備；
10、s6，經過多次離子注入與加熱擴散，在第一層n型漂移區和第二層n型漂移區的頂端形成源極p+區、源極n+區、p-body區以及漏極n+區；
11、s7，經過高溫氧化生長一層sio2，采用干法刻蝕在第一層n型漂移區和第二層n型漂移區的頂端形成ldmos器件的柵極、源極、漏極的圖形；經過金屬沉積形成器件的柵極、源極及漏極。
12、作為一種具體的實施方式，所述制備過程中，當基底中有多層p型襯底ⅱ及n型漂移區時，在步驟s5中，重復步驟s2至s4的操作，而后再進行凹槽的刻蝕。
13、作為一種具體的實施方式，步驟s2中，通過離子注入硼元素形成p-top區，注入能量為40-80kev，劑量為1-3e15；通過離子注入磷元素形成n-top區，注入能量為80-120kev，劑量為3-5e15，加熱擴散的溫度為1100-1150℃，時間均為100-200min。
14、作為一種具體的實施方式，p型浮空層和p型埋層均是通過離子注入硼元素形成，注入能量均為30-50kev，劑量為1-5e12，加熱擴散的溫度均為1100-1150℃，時間均為100-200min。
15、作為一種具體的實施方式，步驟s6中，p-body區和源極p+區采用了硼離子注入，注入能量為50-80kev，劑量為1-3e15；源極n+區、漏極n+區用了磷離子注入，注入能量為80-120kev，劑量為3-5e15，加熱擴散的溫度均為1150℃，時間為100-150min。
16、作為一種具體的實施方式，sio2層的厚度為5000-10000埃。
17、與現有技術相比，本專利技術的技術方案具有以下優點：本專利技術制備得到了一種n層堆疊ldmos器件，通過設置多層p型襯底ⅱ和n型漂移區可有效降低比導通電阻和提高擊穿電壓，這種結構通過多層襯底的耗盡增加了漂移區的濃度，并且通過增加電流路徑的方式大大增加了開態時的導通電流，通過n型區與p型區交替外延實現ldmos器件的堆疊，為堆疊技術提出了新的設計思路。
本文檔來自技高網...【技術保護點】
1.一種n層堆疊LDMOS器件，其特征在于，包括基底及SiO2層，所述基底包括P型襯底Ⅰ，以及由下至上依次交叉堆疊的N型漂移區和P型襯底Ⅱ，每層N型漂移區的上表面均設置有P-top區和N-top區，每層P型襯底Ⅱ內均設置有P型浮空層，每層P型襯底Ⅱ的上表面均設置有P型埋層，P型襯底Ⅱ及N型漂移區的兩側均刻蝕有凹槽，第一層N型漂移區與位于最上方的N型漂移區的左上區域均設置有源極P+區和源極N+區，右上區域均設置有漏極N+區，源極P+區和源極N+區均被P-body區包圍，所述LDMOS器件還包括設置在SiO2層內的源極、柵極和漏極，源極的底部緊貼源極P+區、源極N+區設置，柵極的底部緊貼SiO2層設置，漏極緊貼漏極N+區的上表面設置。
2.一種如權利要求1所述的n層堆疊LDMOS器件的制備方法，其特征在于，包括以下步驟：
3.根據權利要求2所述的一種n層堆疊LDMOS器件的制備方法，其特征在于，所述制備過程中，當基底中有多層P型襯底Ⅱ及N型漂移區時，在步驟S5中，重復步驟S2至S4的操作，而后再進行凹槽的刻蝕。
4.根據權利要求2所述的一種n層堆疊
5.根據權利要求2所述的一種n層堆疊LDMOS器件的制備方法，其特征在于，P型浮空層和P型埋層均是通過離子注入硼元素形成，注入能量均為30-50kev，劑量為1-5E12，加熱擴散的溫度均為1100-1150℃，時間均為100-200min。
6.根據權利要求2所述的一種n層堆疊LDMOS器件的制備方法，其特征在于，步驟S6中，P-body區和源極P+區采用了硼離子注入，注入能量為50-80kev，劑量為1-3E15；源極N+區、漏極N+區用了磷離子注入，注入能量為80-120kev，劑量為3-5E15，加熱擴散的溫度均為1150℃，時間為100-150min。
7.根據權利要求2所述的一種n層堆疊LDMOS器件的制備方法，其特征在于，SiO2層的厚度為5000-10000埃。
...【技術特征摘要】
1.一種n層堆疊ldmos器件，其特征在于，包括基底及sio2層，所述基底包括p型襯底ⅰ，以及由下至上依次交叉堆疊的n型漂移區和p型襯底ⅱ，每層n型漂移區的上表面均設置有p-top區和n-top區，每層p型襯底ⅱ內均設置有p型浮空層，每層p型襯底ⅱ的上表面均設置有p型埋層，p型襯底ⅱ及n型漂移區的兩側均刻蝕有凹槽，第一層n型漂移區與位于最上方的n型漂移區的左上區域均設置有源極p+區和源極n+區，右上區域均設置有漏極n+區，源極p+區和源極n+區均被p-body區包圍，所述ldmos器件還包括設置在sio2層內的源極、柵極和漏極，源極的底部緊貼源極p+區、源極n+區設置，柵極的底部緊貼sio2層設置，漏極緊貼漏極n+區的上表面設置。
2.一種如權利要求1所述的n層堆疊ldmos器件的制備方法，其特征在于，包括以下步驟：
3.根據權利要求2所述的一種n層堆疊ldmos器件的制備方法，其特征在于，所述制備過程中，當基底中有多層p型襯底ⅱ及n型漂移區時，在步驟s5中，重復步驟s2至s4的操作，而后再進行凹槽的刻蝕。
4.根據權利要求2所述的一種n層堆疊ldmos...
【專利技術屬性】
技術研發人員：付國振，周炳，
申請(專利權)人：德興市意發功率半導體有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。