【技術實現步驟摘要】
本專利技術涉及ai以及芯片soc設計領域，具體涉及一種多核數據處理器dpu實現裝置和實現方法。
技術介紹
1、根據馮諾依曼架構，計算機典型的架構是以一個以計算和存儲為核心的架構，cpu作為處理器單元，負責完成各種算術和邏輯計算；而內存(運存)和硬盤(外部存儲)，負責存儲數據，與cpu交互。
2、傳統cpu解決方案主要會在2個大的場景中存在限制：一個是專用計算場景，另一個是海量數據i/o場景。
3、我們知道cpu的定位是進行通用計算，而在某些特定的領域計算里面不適用。例如：ai/ml領域采用gpu的并行計算，密碼學安全領域和通信設備領域采用fpga的可編程空間計算。因為cpu不擅長特定領域，但專注于領域的需求又不斷增長，所以近幾年來dsa/dsl(領域專用架構/領域專用語言)得到了蓬勃發展。
4、再來就是我們知道cpu是計算密集型芯片，它的帶寬取決于北橋總線，i/o性能是面向main?memory的，而不是面向ports(網絡端口)的。所以我們說cpu不是i/o密集型芯片。在這樣的定位下，cpu面對數據洪流環境的時候就顯得力不從心了。
5、因此主要功能為卸載、加速和隔離的dpu應運而生了，把cpu的部分工作卸載到自己身上；利用自己的算力特長，對這些工作進行加速運算；整個過程，實現了計算的隔離。
技術實現思路
1、本專利技術所要解決的技術問題是提供一種多核數據處理器dpu實現裝置和實現方法。
2、本專利技術解決上述技術問題的技
3、進一步，所述dwincpu-xx是包含了32個完全相同并且獨立的處理器；
4、進一步，所述dwincpu-xx是從指按照dwincpu-00、dwincpu-02等按照十六進制編碼的方式來編號的，其最后一位是dwincpu-1f；
5、進一步，所述每一個dwincpu-xx均與對應的獨立的code/data?ram(privateregs)相連接；
6、進一步，所述dwincpu-xx的處理器代碼和數據存儲在code/data?ram(privateregs)中；
7、進一步，所述dwincpu-xx的處理器所匹配的代碼和數據code/data?ram(privateregs)均可由外部處理器在初始化該dpu的時候把代碼和數據通過dma_bus以及dma?reg進行數據的存放；
8、進一步，所述dwincpu-xx的處理器可以根據各自的代碼各自獨立運行；
9、進一步，所述dwincpu-xx的處理器可以通過獨立的code/data?ram(privateregs)相互之間進行通信，實現多核cpu的同步。
10、進一步，所述dwincpu-xx的處理器公用共享數據ram即code/data?ram(privateregs)。當這些dwincpu-xx要協同處理比較大的數據時，可以使用這些共享數據ram即code/data?ram(private?regs)空間為所有dwincpu-xx提供數據。
11、采用上述步驟的有益效果是：通過32個dwincpu可實現dpu的基礎功能即數據運算，而且多核可以通過獨立的私有寄存器實現多核連動，同步運算加快數據的處理速度。
12、進一步，所述共享數據ram即code/data?ram(private?regs)與對應的dwincpu-xx相連接；
13、進一步，所述共享數據ram即code/data?ram(private?regs)與其其他額外的code/data?ram(private?regs)相連接；
14、進一步，所述共享數據ram即code/data?ram(private?regs)是32個完全相同的；
15、進一步，所述共享數據ram即code/data?ram(private?regs)是既包括code/data的ram又包含了private?regs私有寄存器；
16、進一步，所述共享數據ram即code/data?ram(private?regs)是包含了data?reg-32*32bit(0x8000_00000～0x9000_00000)，即32*32bit的寄存器；
17、進一步，所述共享數據ram即code/data?ram(private?regs)是包含了data?sram-256kb(0xc000_00000～0xffff_00000)，即256k的sram；
18、采用上述步驟的有益效果是：通過dma寄存器dma?reg以及data?sram實現了cpu的數據存儲功能，并同時由于reg以及sram實現了不同cpu的通信，進而實現了多核同步運算以及交互。
19、進一步，所述dma寄存器dma?reg是dpu的dma寄存器接口，外界soc可以通過dmareg進行寄存器的交互；
20、進一步，所述dma總線dma_bus是實現整個芯片與dpu的數據交互的總線；
21、進一步，所述寄存器總線reg_bus是外部soc通過reg_bus來對dpu進行配置控制邏輯；
22、采用上述步驟的有益效果是：dpu還給整個設計提供控制邏輯接口，當整個芯片設計要調用dpu時，可以通過reg_bus總線配置控制邏輯。控制邏輯則通過dma_bus實現整個芯片與dcpu的數據搬移。
23、一種多核數據處理器dpu的實現方法，包括以下步驟：
24、步驟1：soc通知dpu通過dma_bus把數據存放dwincpu-xx的code/data?ram中；
25、步驟2：dwincpu-xx把數據計算完成以后，把數據存放在code/data?ram中；
26、步驟3：dpu通過dma_bus把code/data?ram的數據轉運到soc中；
27、采取以上步驟的有益效果是：針對硬件減速要求比較高的加速模塊譬如fft、卷積、矩陣乘法可以實現每一個微處理器都能進行分割同步計算實現最快速的數據處理功能。
本文檔來自技高網...【技術保護點】
1.一種多核數據處理器DPU實現裝置，其特征在于，包含32個處理器DWINCPU-XX、共享數據RAM即CODE/DATA?RAM(private?reg)、DMA寄存器DMA?reg、Dma總線Dma_bus、寄存器總線Reg_bus。
2.根據權利要求1所述的一種多核數據處理器DPU實現裝置，其特征在于，DWINCPU-XX是包含了32個完全相同并且獨立的處理器；所述DWINCPU-XX是從指按照DWINCPU-00、DWINCPU-02等按照十六進制編碼的方式來編號的，其最后一位是DWINCPU-1F；所述每一個DWINCPU-XX均與對應的獨立的CODE/DATA?RAM(private?regs)相連接；所述DWINCPU-XX的處理器代碼和數據存儲在CODE/DATA?RAM(private?regs)中；所述DWINCPU-XX的處理器所匹配的代碼和數據CODE/DATA?RAM(private?regs)均可由外部處理器在初始化該DPU的時候把代碼和數據通過Dma_bus以及DMA?reg進行數據的存放；所述DWINCPU-XX的處理器可以根據各自的代
3.根據權利要求1所述的一種多核數據處理器DPU實現裝置，其特征在于，所述共享數據RAM即CODE/DATA?RAM(private?regs)與對應的DWINCPU-XX相連接；所述共享數據RAM即CODE/DATA?RAM(private?regs)與其其他額外的CODE/DATA?RAM(private?regs)相連接；所述共享數據RAM即CODE/DATA?RAM(private?regs)是32個完全相同的；所述共享數據RAM即CODE/DATA?RAM(private?regs)是既包括CODE/DATA的RAM又包含了private?regs私有寄存器；所述共享數據RAM即CODE/DATA?RAM(private?regs)是包含了DATA?REG-32*32bit(0x8000_00000～0x9000_00000)，即32*32bit的寄存器；所述共享數據RAM即CODE/DATARAM(private?regs)是包含了DATA?SRAM-256KB(0xC000_00000～0xFFFF_00000)，即256K的SRAM。
4.根據權利要求1所述的一種多核數據處理器DPU實現裝置，其特征在于，所述DMA寄存器DMA?reg是DPU的DMA寄存器接口，外界SOC可以通過DMA?reg進行寄存器的交互。
5.根據權利要求1所述的一種多核數據處理器DPU實現裝置，其特征在于，所述Dma總線Dma_bus是實現整個芯片與DPU的數據交互的總線。
6.根據權利要求1所述的一種多核數據處理器DPU實現裝置，其特征在于，所述寄存器總線Reg_bus是外部SOC通過Reg_bus來對DPU進行配置控制邏輯。
7.一種多核數據處理器DPU的實現方法，其特征在于，包括以下步驟：
...【技術特征摘要】
1.一種多核數據處理器dpu實現裝置，其特征在于，包含32個處理器dwincpu-xx、共享數據ram即code/data?ram(private?reg)、dma寄存器dma?reg、dma總線dma_bus、寄存器總線reg_bus。
2.根據權利要求1所述的一種多核數據處理器dpu實現裝置，其特征在于，dwincpu-xx是包含了32個完全相同并且獨立的處理器；所述dwincpu-xx是從指按照dwincpu-00、dwincpu-02等按照十六進制編碼的方式來編號的，其最后一位是dwincpu-1f；所述每一個dwincpu-xx均與對應的獨立的code/data?ram(private?regs)相連接；所述dwincpu-xx的處理器代碼和數據存儲在code/data?ram(private?regs)中；所述dwincpu-xx的處理器所匹配的代碼和數據code/data?ram(private?regs)均可由外部處理器在初始化該dpu的時候把代碼和數據通過dma_bus以及dma?reg進行數據的存放；所述dwincpu-xx的處理器可以根據各自的代碼各自獨立運行；所述dwincpu-xx的處理器可以通過獨立的code/data?ram(private?regs)相互之間進行通信，實現多核cpu的同步；所述dwincpu-xx的處理器公用共享數據ram即code/data?ram(private?regs)；當這些dwincpu-xx要協同處理比較大的數據時，可以使用這些共享數據ram即code/data?ram(private?regs)空間為所有dwincpu-xx提供數據。
3.根據權利要求1所述的一種多核數據處理器dpu實現裝置...
【專利技術屬性】
技術研發人員：劉華平，
申請(專利權)人：湖南迪文科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。