【技術實現步驟摘要】
本公開涉及存算一體芯片，尤其涉及存算一體芯片架構、存算一體芯片的封裝方法以及裝置。
技術介紹
1、通常計算機運行的馮諾依曼體系結構包括分離的存儲器和處理器兩部分。執行指令時，需要將數據寫入存儲器，并經由處理器按照順序從存儲器中讀取指令和數據，最終將執行結果寫回存儲器中。相應地，數據在處理器與存儲器之間頻繁傳輸。如果存儲器的傳輸速度無法匹配處理器的運行速度，則會導致處理器的計算能力受到限制。例如，處理器執行一個指令所需時間為1ns，而從存儲器讀取并傳輸該指令所需時間為10ns，這將大幅降低處理器的運行速度，進而降低了整個計算系統的性能。
2、在此部分中描述的方法不一定是之前已經設想到或采用的方法。除非另有指明，否則不應假定此部分中描述的任何方法僅因其包括在此部分中就被認為是現有技術。類似地，除非另有指明，否則此部分中提及的問題不應認為在任何現有技術中已被公認。
技術實現思路
1、根據本公開的第一方面，提供了一種存算一體芯片架構，包括：一個或多個第一芯片，該一個或多個第一芯片中的每個第一芯片上集成有存算一體芯片的一個或多個存算一體單元陣列，該一個或多個存算一體單元陣列用于對接收到的數據進行計算；第二芯片，該第二芯片上集成有存算一體芯片的外圍模擬電路ip核與數字電路ip核；中介層，該中介層位于一個或多個第一芯片與第二芯片之間；以及接口模塊，該接口模塊被配置為經由中介層通信地耦接第二芯片與每個第一芯片，其中，接口模塊包括位于每個第一芯片上、位置彼此對齊的一個或多個子接口模塊，并
2、根據本公開的第二方面，提供了一種存算一體芯片的封裝方法，包括：將存算一體芯片的一個或多個存算一體單元陣列集成于一個或多個第一芯片上，該一個或多個存算一體單元陣列用于對接收到的數據執行計算；將存算一體芯片的外圍模擬電路ip核與數字電路ip核集成于第二芯片上；提供中介層，該中介層位于一個或多個第一芯片與第二芯片之間；以及封裝一個或多個第一芯片、第二芯片和中介層；其中，該一個或多個第一芯片中的每個第一芯片、中介層和第二芯片經由接口模塊通信地耦接，其中，該接口模塊包括位于每個第一芯片上、位置彼此對齊的一個或多個子接口模塊，并且其中，中介層包括與每個第一芯片上的一個或多個子接口模塊位置對齊的第一部分和被配置為布置通信路徑的第二部分，第二芯片經由中介層的通信路徑通信地耦接到每個第一芯片。
3、根據本公開的第三方面，提供了一種裝置，包括上述存算一體芯片架構。
4、根據本公開的一個或多個實施例，通過將存算一體芯片的存算一體單元陣列、以及外圍模擬電路ip核與數字電路ip核分別集成于不同的芯片上，并且在第一芯片與第二芯片之間設置中介層，可以使得每個第一芯片具有對齊的接口通道，同時在中介層中實現較為復雜的通信路徑布置。這有利于實現更多數量的第一芯片的3d堆疊封裝且避免接口通道的布置過于雜亂，這是因為根據本申請的存算一體芯片架構將第一芯片的接口通道統一布置且對齊，而只在中介層的下層區域實現通信路徑的布置。因此，在增加第一芯片的數量的情況下，只需要調整中介層中通信路徑的布置，而不必重新布置新的接口通道，這將大大簡化工藝流程，提升存算一體芯片的封裝和制造效率。
5、根據本公開的另外一個或多個實施例，由于不同芯片的生產工藝和良率可能不同，通過將存算一體芯片的存算一體單元陣列、以及外圍模擬電路ip核與數字電路ip核分別集成于不同的芯片上，有利于提高存算一體芯片封裝的良率以及故障檢測。
6、根據在下文中所描述的實施例，本公開的這些和其它方面將是清楚明白的，并且將參考在下文中所描述的實施例而被闡明。
本文檔來自技高網...【技術保護點】
1.一種存算一體芯片架構，包括：
2.根據權利要求1所述的存算一體芯片架構，其中，所述中介層還包括集成有動態隨機存取存儲器DRAM或NAND存儲器的第三部分，并且其中，所述每個第一芯片與所述第二芯片能夠分別訪問所述DRAM或所述NAND存儲器存儲的數據。
3.根據權利要求1或2所述的存算一體芯片架構，其中，所述接口模塊包括硅通孔TSV結構。
4.根據權利要求1或2所述的存算一體芯片架構，其中，所述外圍模擬電路IP核包括以下中的一個或多個：
5.根據權利要求1或2所述的存算一體芯片架構，其中，所述外圍模擬電路IP核包括一個或多個模塊，并且
6.根據權利要求4所述的存算一體芯片架構，其中，所述數字電路IP核包括以下中的一個或多個：
7.一種存算一體芯片的封裝方法，包括：
8.根據權利要求7所述的封裝方法，其中，所述中介層還包括集成有動態隨機存取存儲器DRAM或NAND存儲器的第三部分，并且其中，所述每個第一芯片與所述第二芯片能夠分別訪問所述DRAM或所述NAND存儲器存儲的數據。
9.根據
10.一種裝置，包括根據權利要求1-6中任一項所述的存算一體芯片架構。
...【技術特征摘要】
1.一種存算一體芯片架構，包括：
2.根據權利要求1所述的存算一體芯片架構，其中，所述中介層還包括集成有動態隨機存取存儲器dram或nand存儲器的第三部分，并且其中，所述每個第一芯片與所述第二芯片能夠分別訪問所述dram或所述nand存儲器存儲的數據。
3.根據權利要求1或2所述的存算一體芯片架構，其中，所述接口模塊包括硅通孔tsv結構。
4.根據權利要求1或2所述的存算一體芯片架構，其中，所述外圍模擬電路ip核包括以下中的一個或多個：
5.根據權利要求1或2所述的存算一體芯片架構，其中，所述外圍模擬電路ip核包括一個...
【專利技術屬性】
技術研發人員：郭昕婕，孫旭光，田豫，
申請(專利權)人：北京知存科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。