【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及集成電路，尤其涉及io電路及芯片。
技術(shù)介紹
1、數(shù)模混合芯片一般包括io(input/output，輸入輸出)端口。io端口包括pad本體和esd(electro?static?discharge，靜電泄放)器件。pad本體與esd保護(hù)器件連接，esd器件形成放電通路，將esd電流泄放掉，避免esd電流對(duì)芯片造成不可逆的損害。相關(guān)技術(shù)中，pad本體到esd保護(hù)器件的連線路徑上容易出現(xiàn)燒毀的情況，導(dǎo)致esd保護(hù)能力減弱。
技術(shù)實(shí)現(xiàn)思路
1、本專利技術(shù)提供了一種io電路及芯片，以改善pad本體到esd保護(hù)器件的連線路徑的版圖設(shè)計(jì)缺陷，從而降低pad本體到esd保護(hù)器件的連線路徑上發(fā)生故障的可能性，提升esd保護(hù)能力。
2、根據(jù)本專利技術(shù)的一方面，提供了一種io電路，包括：
3、第一金屬層，位于esd保護(hù)器件的上方；所述esd保護(hù)器件的連接端子引至所述第一金屬層中；
4、第二金屬層，位于所述第一金屬層遠(yuǎn)離所述esd保護(hù)器件的一側(cè)；所述第二金屬層包括第二梳狀結(jié)構(gòu)，所述第二梳狀結(jié)構(gòu)包括第二基部和多條第二梳條；
5、第一走線層，位于所述第二金屬層遠(yuǎn)離所述第一金屬層的一側(cè)；所述第一走線層包括第一梳狀結(jié)構(gòu)，所述第一梳狀結(jié)構(gòu)包括第一基部和多條第一梳條，所述第一基部與所述第二基部相對(duì)設(shè)置，所述第一梳條與所述第二梳條相對(duì)設(shè)置；
6、所述第一基部通過(guò)第三通孔與所述第二基部電連接，所述第一梳條通過(guò)所述第二通孔與對(duì)應(yīng)的所述第二梳條電連
7、pad本體，位于所述第一走線層遠(yuǎn)離所述第二金屬層的一側(cè)；所述pad本體的一端與所述第一基部電連接。
8、可選地，所述第一走線層包括一條第一靜電釋放走線和多條第一電源走線，所述第一靜電釋放走線與所述第一電源走線的延伸方向相同；
9、所述第一靜電釋放走線構(gòu)成所述第一基部，與所述第一靜電釋放走線相鄰的所述第一電源走線的第一部分結(jié)構(gòu)構(gòu)成所述多條第一梳條。
10、可選地，與所述第一靜電釋放走線相鄰的所述第一電源走線的第二部分結(jié)構(gòu)構(gòu)成第三梳狀結(jié)構(gòu)，所述第三梳狀結(jié)構(gòu)與所述第一梳狀結(jié)構(gòu)構(gòu)成第一叉指結(jié)構(gòu)；
11、所述第三梳狀結(jié)構(gòu)包括第三基部和多條第三梳條，所述第三梳條的寬度小于所述第一梳條的寬度。
12、可選地，與所述第一靜電釋放走線相鄰的所述第一電源走線為第一條所述第一電源走線，與第一條所述第一電源走線相鄰的所述第一電源走線為第二條所述第一電源走線；
13、第一條所述第一電源走線的第三部分結(jié)構(gòu)與第二條所述第一電源走線的部分結(jié)構(gòu)構(gòu)成第四梳狀結(jié)構(gòu)，所述第四梳狀結(jié)構(gòu)與所述第一梳狀結(jié)構(gòu)構(gòu)成第二叉指結(jié)構(gòu)；
14、所述第四梳狀結(jié)構(gòu)包括第四基部和多條第四梳條，所述第四梳條的寬度小于所述第一梳條的寬度。
15、可選地，所述第一走線層包括一條第一靜電釋放走線和多條第一電源走線，所述第一靜電釋放走線與所述第一電源走線的延伸方向相同；
16、由所述第一靜電釋放走線和，與所述第一靜電釋放走線相鄰的所述第一電源走線的第四部分結(jié)構(gòu)構(gòu)成所述第一基部；
17、由與所述第一靜電釋放走線相鄰的所述第一電源走線的第五部分結(jié)構(gòu)構(gòu)成所述多條第一梳條。
18、可選地，所述第一走線層包括一條第一靜電釋放走線和多條第一電源走線，所述第一靜電釋放走線與所述第一電源走線的延伸方向相同；
19、所述io電路還包括在所述第一走線層與所述pad本體之間依次設(shè)置的第二走線層至第n走線層，n為大于或等于3的正整數(shù)；
20、第m走線層包括第m靜電釋放走線和多條第m電源走線；m為大于或等于2，且小于或等于n的正整數(shù)；
21、所述第m靜電釋放走線與所述第一靜電釋放走線相對(duì)設(shè)置，所述第m電源走線與所述第一電源走線相對(duì)設(shè)置；
22、所述pad本體的一端依次通過(guò)第n靜電釋放走線至第二靜電釋放走線與所述第一基部電連接。
23、可選地，所述第二梳條通過(guò)所述第一通孔與所述第一金屬層中的金屬線電連接，所述金屬線與所述第二梳條相對(duì)設(shè)置。
24、可選地，所述第一基部的垂直投影與所述金屬線的垂直投影不交疊；所述第一梳條的長(zhǎng)度小于所述金屬線的長(zhǎng)度，所述金屬線的長(zhǎng)度小于所述第二梳條的長(zhǎng)度。
25、可選地，所述金屬線通過(guò)第四通孔與所述esd保護(hù)器件的連接端子電連接；用于設(shè)置所述第四通孔的第四孔區(qū)域的垂直投影與所述第一孔區(qū)域的垂直投影存在交疊。
26、可選地，所述第一梳條與所述第二梳條一一對(duì)應(yīng)；所述第二梳條與所述金屬線一一對(duì)應(yīng)。
27、根據(jù)本專利技術(shù)的另一方面，提供了一種芯片，包括如上一方面所述的io電路。
28、本專利技術(shù)實(shí)施例的技術(shù)方案，io電路包括pad本體、esd保護(hù)器件、第一金屬層、第二金屬層和第一走線層；第一金屬層位于esd保護(hù)器件的上方；esd保護(hù)器件的連接端子引至第一金屬層中；第二金屬層位于第一金屬層遠(yuǎn)離esd保護(hù)器件的一側(cè)；第二金屬層包括第二梳狀結(jié)構(gòu)，第二梳狀結(jié)構(gòu)包括第二基部和多條第二梳條；第一走線層位于第二金屬層遠(yuǎn)離第一金屬層的一側(cè)；pad本體位于第一走線層遠(yuǎn)離第二金屬層的一側(cè)。
29、在此基礎(chǔ)上，通過(guò)設(shè)置第一走線層包括第一梳狀結(jié)構(gòu)，第一梳狀結(jié)構(gòu)包括第一基部和多條第一梳條，第一基部與第二基部相對(duì)設(shè)置，第一梳條與第二梳條相對(duì)設(shè)置；第一基部通過(guò)第三通孔與第二基部電連接，第一梳條通過(guò)第二通孔與對(duì)應(yīng)的第二梳條電連接，第二梳條通過(guò)第一通孔與第一金屬層電連接；用于設(shè)置第二通孔的第二孔區(qū)域的垂直投影，與用于設(shè)置第一通孔的第一孔區(qū)域的垂直投影存在交疊；pad本體的一端與第一基部電連接。從而使得在pad本體到esd保護(hù)器件的連線路徑上，局部走線處不再只有單層金屬連線，而是始終至少有兩層金屬連線，從而改善了連線路徑上局部走線總寬度出現(xiàn)瓶頸的情況，也即改善了pad本體到esd保護(hù)器件的連線路徑的版圖設(shè)計(jì)缺陷，從而降低了連線路徑上發(fā)生電遷移效應(yīng)導(dǎo)致燒毀的可能性，降低了pad本體到esd保護(hù)器件的連線路徑上發(fā)生故障的可能性，提升了esd保護(hù)能力。
30、應(yīng)當(dāng)理解，本部分所描述的內(nèi)容并非旨在標(biāo)識(shí)本專利技術(shù)的實(shí)施例的關(guān)鍵或重要特征，也不用于限制本專利技術(shù)的范圍。本專利技術(shù)的其它特征將通過(guò)以下的說(shuō)明書(shū)而變得容易理解。
本文檔來(lái)自技高網(wǎng)...【技術(shù)保護(hù)點(diǎn)】
1.一種IO電路，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的IO電路，其特征在于，所述第一走線層包括一條第一靜電釋放走線和多條第一電源走線，所述第一靜電釋放走線與所述第一電源走線的延伸方向相同；
3.根據(jù)權(quán)利要求2所述的IO電路，其特征在于，與所述第一靜電釋放走線相鄰的所述第一電源走線的第二部分結(jié)構(gòu)構(gòu)成第三梳狀結(jié)構(gòu)，所述第三梳狀結(jié)構(gòu)與所述第一梳狀結(jié)構(gòu)構(gòu)成第一叉指結(jié)構(gòu)；
4.根據(jù)權(quán)利要求2所述的IO電路，其特征在于，與所述第一靜電釋放走線相鄰的所述第一電源走線為第一條所述第一電源走線，與第一條所述第一電源走線相鄰的所述第一電源走線為第二條所述第一電源走線；
5.根據(jù)權(quán)利要求1所述的IO電路，其特征在于，所述第一走線層包括一條第一靜電釋放走線和多條第一電源走線，所述第一靜電釋放走線與所述第一電源走線的延伸方向相同；
6.根據(jù)權(quán)利要求1所述的IO電路，其特征在于，所述第一走線層包括一條第一靜電釋放走線和多條第一電源走線，所述第一靜電釋放走線與所述第一電源走線的延伸方向相同；
7.根據(jù)權(quán)利要求1所述的IO電路，其特
8.根據(jù)權(quán)利要求7所述的IO電路，其特征在于，所述第一基部的垂直投影與所述金屬線的垂直投影不交疊；所述第一梳條的長(zhǎng)度小于所述金屬線的長(zhǎng)度，所述金屬線的長(zhǎng)度小于所述第二梳條的長(zhǎng)度。
9.根據(jù)權(quán)利要求7所述的IO電路，其特征在于，所述金屬線通過(guò)第四通孔與所述ESD保護(hù)器件的連接端子電連接；用于設(shè)置所述第四通孔的第四孔區(qū)域的垂直投影與所述第一孔區(qū)域的垂直投影存在交疊。
10.一種芯片，其特征在于，包括如權(quán)利要求1-9任一項(xiàng)所述的IO電路。
...【技術(shù)特征摘要】
1.一種io電路，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的io電路，其特征在于，所述第一走線層包括一條第一靜電釋放走線和多條第一電源走線，所述第一靜電釋放走線與所述第一電源走線的延伸方向相同；
3.根據(jù)權(quán)利要求2所述的io電路，其特征在于，與所述第一靜電釋放走線相鄰的所述第一電源走線的第二部分結(jié)構(gòu)構(gòu)成第三梳狀結(jié)構(gòu)，所述第三梳狀結(jié)構(gòu)與所述第一梳狀結(jié)構(gòu)構(gòu)成第一叉指結(jié)構(gòu)；
4.根據(jù)權(quán)利要求2所述的io電路，其特征在于，與所述第一靜電釋放走線相鄰的所述第一電源走線為第一條所述第一電源走線，與第一條所述第一電源走線相鄰的所述第一電源走線為第二條所述第一電源走線；
5.根據(jù)權(quán)利要求1所述的io電路，其特征在于，所述第一走線層包括一條第一靜電釋放走線和多條第一電源走線，所述第一靜電釋放走線與所述第一電源走線的延伸方向相同；
6...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：廖錦強(qiáng)，梁潔，羅慶峰，
申請(qǐng)(專利權(quán))人：國(guó)民技術(shù)股份有限公司，
類型：發(fā)明
國(guó)別省市：
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。