【技術實現步驟摘要】
本專利技術屬于電子封裝，進一步來說涉及多通道高壓混合集成電路模塊封裝領域，具體來說，涉及一種多通道高壓晶體管電路模塊封裝方法及其封裝結構。
技術介紹
1、近年來，隨著現代化設備不斷向智能化、小型化、輕便化方向發展，設備的電子線路也隨之向密集化、小型化、單元化/模塊化方向轉變，從而對半導體分立器件提出了新的應用要求，即需利用異構整合封裝技術將局部線路進行資源整合，以提高效能、降低成本、實現小型化發展。利用異構整合封裝技術開發的半導體特種器件與集成電路有著本質上區別，半導體特種器件是通過資源整合，系統性地解決了半導體集成電路在工藝制程上遇到的難題，是集成電路構成功能系統發展道路上的重要補充手段。此外，半導體特種器件還要綜合考慮熱設計、功耗、線路互聯等問題，屬于綜合性器件，因此無法被半導體單片集成電路所取代。半導體芯片制程工藝的不斷提高，集成電路芯片中的晶體管越來越多，且越做越小，生產難度極具增大，量子隧穿效應帶來的功耗也越來越明顯。在使用更小的晶體管節點（小于20nm）縮小芯片的成本優勢已經不再明顯，導致行業力圖提高系統性能和能效轉向新技術節點的速度減緩，傳統晶體管尺寸縮小和異構集成的整合變得迫在眉睫。因此，需要采用新的方法，即將單片式芯片分解成較小的芯片單元或片段，實現高功率密度、小型化需求。這就要求通過異構整合封裝技術實現裝備芯片單元和被動組件的功能擴展，基板或管基必須從芯片載體轉變為集成平臺。這個集成平臺的推動特性需要新的封裝技術來滿足性能優化、產品可定制、低成本等基本要求。
2、對于多通道高壓晶體管集成電路模塊，
3、目前的陶瓷封裝外殼，功率芯片的集成方式和普通芯片相同，使其功率芯片散熱效果差，不能將異質電子元器件高集成度集成在一起，導致封裝體積大、集成工藝不兼容、抗干擾性差、可靠性低等問題。
4、有鑒于此，特提出本專利技術。
技術實現思路
1、本專利技術所要解決的技術問題是：解決現有封裝技術不能將高壓芯片單元、控制芯片單元和反相芯片單元集成于一體，芯片間隔離尺寸大、功率芯片散熱效果差、封裝體積大、抗干擾性差、可靠性低等問題。
2、為此，本專利技術提供一種多通道高壓晶體管電路模塊封裝方法，如圖1-2所示。封裝方法如下：
3、采用多層共燒陶瓷工藝制作陶瓷外殼底座，陶瓷底座頂面具有用于組裝電子元器件的平底內腔及內腔周邊的環形邊框。
4、在陶瓷外殼底座內腔的芯片組裝區域，設置多個互相隔離的高壓晶體管電路通道區域，在每個高壓晶體管電路通道區域內，根據高壓晶體管電路模塊的電路結構，將單元高壓晶體管電路模塊的電子元器件組裝區域劃分為高壓晶體管芯片載體區、晶體管控制芯片載體區、信號反相芯片載體區，將高壓晶體管芯片載體區通過層錯結構設計為空間異構層錯，空間異構層錯內安裝有熱沉，形成多芯腔隔離結構。
5、將晶體管控制芯片載體區及信號反相芯片載體區設置在陶瓷外殼底座的底表面，以高壓晶體管芯片載體區的布局為核心，晶體管控制芯片載體區及信號反相芯片載體區分布于多個壓晶體管芯片載體區之間。
6、根據高壓晶體管電路模塊的高電壓、大電流、高熱量特點，將外電極結構設置為l型電極，l型電極的豎邊金屬層制作的陶瓷外殼底座的側邊，l型電極的底邊金屬層制作的陶瓷外殼底座的背面，并在l型電極的底邊金屬層的外表面焊接外引線金屬片。
7、將高壓芯片組裝在低于內腔底表面的空間異構層錯區內，晶體管控制芯片焊接區、信號反相芯片焊接區，引線鍵合區設置在內腔底表面，與空間異構層錯區穿插布局，從而實現高壓芯片單元、控制芯片單元和反相芯片單元的異構整合封裝。
8、陶瓷外殼底座的環形邊框上方為封口環，封口環上通過與蓋板熔接形成空腔密封器件。
9、所述陶瓷外殼的材料為92%以上al2o3陶瓷。
10、所述封口環的材料為4j42或4j29。
11、所述熱沉的材料為cmc。
12、所述外部電極金屬片的材料為4j42或4j29。
13、將高壓芯片組裝在低于內腔底表面的空間異構層錯區內，晶體管控制芯片焊接區、信號反相芯片焊接區，引線鍵合區設置在內腔底表面，與空間異構層錯區穿插布局，從而實現高壓芯片單元、控制芯片單元和反相芯片單元的異構整合封裝。
14、通過多芯腔結構設計將高壓晶體管與其他芯片區域做高壓絕緣隔離，以達到更高耐壓的絕緣要求。
15、所述一種多通道高壓晶體管電路模塊封裝方法的封裝結構，如圖1-2所示。
16、包括陶瓷外殼底座1，環形邊框2，封口環3，底座內腔底表面4，高壓芯片組裝空間異構層錯區5，腔體底表面芯片組裝區或鍵合區金屬層6，底座內腔7，外電極背面金屬層8，外電極背面金屬片9，外電極背面起腳標志10，外電極側面金屬層11，外電極側面起腳標志12，蓋板13。
17、所述陶瓷外殼底座1頂面具有用于組裝電子元器件的平底內腔及內腔周邊的環形邊框2，平底內腔及內腔周邊的環形邊框2共同圍合成陶瓷外殼底座內腔7。
18、在陶瓷外殼底座內腔的芯片組裝區域，設置有高壓晶體管芯片載體區、晶體管控制芯片載體區、信號反相芯片載體區，以高壓晶體管芯片載體區為核心，晶體管控制芯片載體區、及信號反相芯片載體區穿插布局于高壓晶體管芯片載體區之間，三個區域之間為物理隔離。
19、在高壓晶體管芯片載體區有低于底表面的一個以上高壓芯片組裝空間異構層錯區5，在空間異構層錯區5的平底凹坑底表面設置有金屬層，在金屬層上面焊接有熱沉，在熱沉上按電路設計要求焊接有高壓晶體管芯片。
20、在陶瓷外殼底座內腔的非空間異構層錯區的底表面，根據電路具體結構設置有一個以上腔體底表面芯片組裝區或鍵合區金屬層6，在腔體底表面芯片組裝區上組裝控制芯片單元和反相芯片單元及其他電子元器件。
21、在陶瓷外殼底座的背面，根據電路具體結構設置有一個以上外電極背面金屬層8，在外電極背面金屬層8上焊接有外電極背面金屬片9，外電極背面金屬片9的內端與外電極背面金屬層8平齊，外電極背面金屬片9的外端與略微超出陶瓷外殼底座的底側面，在第一腳位置制作有外電極背面起腳標志10，外電極背面起腳標志10的金屬層長度大于外電極背面金屬層8的金屬層長度。
22、在陶瓷外殼底座的側面，根據電路具體結構設置有與在外電極背面金屬層8一一垂直的外電極側面金屬層11，在第一腳位置制作有外電極側面起腳標志12，外電極側面起腳標志12的上端金屬層寬度大于外電極側面金屬層11的金屬層寬度。
23、根據電路具體結構，芯片與鍵合區之間、鍵合區與鍵合區之間通過鍵合絲進行鍵合連接。
24、在陶瓷外殼底座的本文檔來自技高網...
【技術保護點】
1.一種多通道高壓晶體管電路模塊封裝方法，其特征在于：
2.如權利要求1所述的一種多通道高壓晶體管電路模塊封裝方法的封裝結構，其特征在于：
3.如權利要求2所述的一種多通道高壓晶體管電路模塊封裝方法的封裝結構，其特征在于：在外電極背面金屬層的第一腳位置制作有外電極背面起腳標志，外電極背面起腳標志的金屬層長度大于外電極背面金屬層的金屬層長度。
4.如權利要求2所述的一種多通道高壓晶體管電路模塊封裝方法的封裝結構，其特征在于：在外電極側面金屬層的第一腳位置制作有外電極側面起腳標志，外電極側面起腳標志的上端金屬層寬度大于外電極側面金屬層的金屬層寬度。
5.如權利要求2所述的一種多通道高壓晶體管電路模塊封裝方法的封裝結構，其特征在于：所述外電極背面金屬層、外電極側面金屬層、腔體底表面芯片組裝區或鍵合區金屬層、高壓芯片組裝空間異構層錯區的底面金屬層為多層復合金屬化層，多層復合金屬化層的表層是金層，中間層是金屬鎳金層或鎳鈷金層或者鎳磷金層，底層是金屬鎢金層或鉬錳金層。
6.如權利要求2所述的一種多通道高壓晶體管電路模塊封裝方法的封裝
7.如權利要求2所述的一種多通道高壓晶體管電路模塊封裝方法的封裝結構，其特征在于：內表面金屬化層中各層金屬厚度范圍為：表層金層的厚度為1.3μm～5.7μm，中間層金屬鎳層、鎳鈷層或者鎳磷層的厚度為1.3μm～8.9μm，底層金屬鎢層或鉬錳層的厚度為5μm～30μm。
8.如權利要求2所述的一種多通道高壓晶體管電路模塊封裝方法的封裝結構，其特征在于：所述高壓芯片組裝空間異構層錯區低于底表面的高度為高壓芯片的厚度。
9.如權利要求2所述的一種多通道高壓晶體管電路模塊封裝方法的封裝結構，其特征在于：所述封裝外殼的外形尺寸為10mm×7mm×3.2mm，底表面內腔高度為2.00mm。
10.如權利要求2所述的一種多通道高壓晶體管電路模塊封裝方法的封裝結構，其特征在于，具體結構為：
...【技術特征摘要】
1.一種多通道高壓晶體管電路模塊封裝方法，其特征在于：
2.如權利要求1所述的一種多通道高壓晶體管電路模塊封裝方法的封裝結構，其特征在于：
3.如權利要求2所述的一種多通道高壓晶體管電路模塊封裝方法的封裝結構，其特征在于：在外電極背面金屬層的第一腳位置制作有外電極背面起腳標志，外電極背面起腳標志的金屬層長度大于外電極背面金屬層的金屬層長度。
4.如權利要求2所述的一種多通道高壓晶體管電路模塊封裝方法的封裝結構，其特征在于：在外電極側面金屬層的第一腳位置制作有外電極側面起腳標志，外電極側面起腳標志的上端金屬層寬度大于外電極側面金屬層的金屬層寬度。
5.如權利要求2所述的一種多通道高壓晶體管電路模塊封裝方法的封裝結構，其特征在于：所述外電極背面金屬層、外電極側面金屬層、腔體底表面芯片組裝區或鍵合區金屬層、高壓芯片組裝空間異構層錯區的底面金屬層為多層復合金屬化層，多層復合金屬化層的表層是金層，中間層是金屬鎳金層或鎳鈷金層或者鎳磷金層，底層是金屬鎢金層或鉬錳金層。
【專利技術屬性】
技術研發人員：王曾，王佳佳，向躍軍，楊天睿，
申請(專利權)人：中國振華集團永光電子有限公司國營第八七三廠，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。