【技術實現(xiàn)步驟摘要】
本專利技術涉及自適應脈沖控制，尤其涉及一種自適應脈沖序列控制的降壓轉換器及其控制方法。
技術介紹
1、由于電子設備的快速發(fā)展，對具有高功率、高效率和快速瞬態(tài)響應的直流-直流轉換器的需求很大。脈沖序列控制是一種非線性控制方法，具有多種優(yōu)點包括快速瞬態(tài)響應、輕負載電流下的高效率。然而，傳統(tǒng)的脈沖序列控制中的脈沖信號為兩個提前設置固定的ph和pl，其中ph的脈沖寬度大于pl。隨著輸出負載的變化，要獲得較大的功率范圍，預設定的脈沖信號會使得降壓轉換器帶來較大的紋波和較慢的瞬態(tài)響應，若降壓轉換器的紋波較大，則會直接影響其轉換效率，進而造成一些不必要的能量浪費，使整個系統(tǒng)的功耗偏大，長期的工作不穩(wěn)定還可能造成芯片功能下降或損壞，而對于較慢的瞬態(tài)響應，若電子產品的狀態(tài)切換速度變得很慢，且在不同的狀態(tài)下的工作電流各不相同，傳統(tǒng)的降壓轉換器在發(fā)生瞬態(tài)響應時，都會經過很長的時間才恢復到設定值，并有較大的過沖/下沖電壓，而電路會因瞬態(tài)時的較大的過沖/下沖電壓而導致的工作失效。
技術實現(xiàn)思路
1、為了解決上述技術問題，本專利技術的目的是提供一種自適應脈沖序列控制的降壓轉換器及其控制方法，能夠實現(xiàn)快速瞬態(tài)響應以及輸出較寬的輸出功率范圍，降低降壓轉換器的紋波。
2、本專利技術所采用的第一技術方案是：一種自適應脈沖序列控制的降壓轉換器，包括自適應脈沖序列產生電路、脈沖選擇電路、調制器電路和主電路，所述脈沖選擇電路的第一輸出端與所述主電路的輸入端連接，所述脈沖選擇電路的第二輸出端與所述自適應脈沖序列產
3、所述調制器電路用于根據所述主電路輸出的電壓值與基準電壓值進行比較處理，產生第一邏輯電平信號；
4、所述自適應脈沖序列產生電路用于產生第一有效脈沖信號和第二有效脈沖信號，并根據所述第一邏輯電平信號對所述第一有效脈沖信號的脈沖寬度和所述第二有效脈沖信號的脈沖寬度進行調節(jié)處理；
5、所述脈沖選擇電路用于選取調節(jié)后的所述第一有效脈沖信號或調節(jié)后的所述第二有效脈沖信號作為當前周期脈沖序列控制信號，并選擇輸出第一有效脈沖信號或第二有效脈沖信號；
6、所述主電路用于根據第一有效脈沖信號或第二有效脈沖信號進行降壓轉換。
7、進一步，所述調制器電路由第二比較器組成，所述第二比較器的正輸入端接收所述基準電壓，所述第二比較器的負輸入端接收所述主電路輸出的電壓值，所述第二比較器的輸出端輸出所述第一邏輯電平信號。
8、進一步，所述自適應脈沖序列產生電路包括可編程延遲控制電路、計數器電路和狀態(tài)檢測電路，所述狀態(tài)檢測電路的輸入端通過第一觸發(fā)器與所述調制器連接，所述狀態(tài)檢測電路的輸出端與所述計數器電路的輸入端連接，所述計數器電路的輸出端與所述可編程延遲控制電路的輸入端連接，所述可編程延遲控制電路的輸出端與所述脈沖選擇電路連接，其中：
9、所述狀態(tài)檢測電路用于檢測第一邏輯電平信號在連續(xù)周期內電平相同的個數，并選擇性產生寬度增加信號或寬度縮減信號；
10、所述計數器用于根據所述寬度增加信號或所述寬度縮減信號輸出對應的延遲控制信號；
11、所述可編程延遲控制電路用于根據所述延遲控制信號對所述第一有效脈沖信號的脈沖寬度和所述第二有效脈沖信號的脈沖寬度進行調節(jié)處理。
12、進一步，所述狀態(tài)檢測電路包括第二觸發(fā)器、第三觸發(fā)器、第三與門、第四與門、第五與門、第一與非門和第一或非門，所述第二觸發(fā)器的d輸入端、所述第一與非門的第三輸入端與所述第五與門的第二輸入端連接并接收所述第一邏輯電平信號，所述第二觸發(fā)器的時鐘信號端與所述第三觸發(fā)器的時鐘信號端連接，所述第二觸發(fā)器的q輸出端、所述第四與門的第二輸入端、所述第一與非門的第二輸入端與所述第三觸發(fā)器的d輸入端連接，所述第三觸發(fā)器的q輸出端、所述第三與門的第一輸入端與所述第一與非門的第一輸入端連接，所述第三與門的第二輸入端、所述第四與門的第一輸入端、所述第一與非門的輸出端與所述第五與門的第一輸入端連接，所述第三與門的輸出端與所述第一或非門的第一輸出端連接，所述第四與門的輸出端與所述第一或非門的第二輸出端連接，所述第五與門的輸出端與所述第一或非門的第三輸入端連接，所述第一或非門的輸出端輸出所述寬度增加信號或所述寬度縮減信號。
13、進一步，所述可編程延遲控制電路包括第一電容、第二電容、第三電容、第四電容、第一p型晶體管、第二p型晶體管、第三p型晶體管、第一n型晶體管、第二n型晶體管、第三n型晶體管、第四n型晶體管、第五n型晶體管、第一電流源、緩沖器和非門，所述第一電流源的第一端與所述第一n型晶體管的發(fā)射極、所述第二n型晶體管的發(fā)射極、所述第三n型晶體管的發(fā)射極、所述第四n型晶體管的發(fā)射極、所述第五n型晶體管的發(fā)射極連接于一點并接地，所述第一電流源的第二端、所述第一p型晶體管的發(fā)射極、所述第一p型晶體管的基極和所述第二p型晶體管的基極連接，所述第一p型晶體管的集電極與所述第二p型晶體管的集電極連接并接高電平，所述第二p型晶體管的發(fā)射極與所述第三p型晶體管的集電極連接，所述第三p型晶體管的基極與所述第一n型晶體管的基極連接，所述第三p型晶體管的發(fā)射極、所述第一n型晶體管的集電極、所述第一電容的第一端、所述第二電容的第一端、所述第三電容的第一端、所述第四電容的第一端和所述緩沖器的第一端連接，所述第一電容的第二端與所述第二n型晶體管的集電極連接，所述第二電容的第二端與所述第三n型晶體管的集電極連接，所述第三電容的第二端與所述第四n型晶體管的集電極連接，所述第四電容的第二端與所述第五n型晶體管的集電極連接，所述第二n型晶體管的基極、所述第三n型晶體管的基極、所述第四n型晶體管的基極與所述第五n型晶體管的基極連接于一點并接收所述延遲控制信號，所述緩沖器的第二端與所述非門的第一端連接，所述非門的第二端輸出所述第一有效脈沖信號或所述第二有效脈沖信號。
14、進一步，所述脈沖選擇電路包括第一與門、第二與門和第一或門，所述第一與門的第一輸入端接收所述第一邏輯電平信號，所述第一與門的第二輸入端接收所述第一有效脈沖信號，所述第一與門的輸出端與所述第一或門的第一輸入端連接，所述第二與門的第一輸入端接收第二邏輯電平信號，所述第二與門的第二輸入端接收所述第二有效脈沖信號，所述第二與門的輸出端與所述第一或門的第二輸入端連接，所述第一或門的輸出端輸出所述第一有效脈沖信號或所述第二有效脈沖信號。
15、進一步，所述主電路包括動態(tài)續(xù)流調制電路、邏輯控制與緩沖電路、電流檢測電路、第一比較器、第四p型晶體管、第六n型晶體管、第七n型晶體管、第一電感、第一電阻、第二電阻、第三電阻、第五電容、第二電流源和電壓源，所述動態(tài)續(xù)流調制電路的第一端與所述第一比較器的正輸入端連接，所述電流檢測電路的第二端與所述第一比較器的負輸入端連接，所述第一比較器的輸出端與所述邏輯控制與緩沖電路的第一端連接，所述邏輯控本文檔來自技高網...
【技術保護點】
1.一種自適應脈沖序列控制的降壓轉換器，其特征在于，包括自適應脈沖序列產生電路、脈沖選擇電路、調制器電路和主電路，所述脈沖選擇電路的第一輸出端與所述主電路的輸入端連接，所述脈沖選擇電路的第二輸出端與所述自適應脈沖序列產生電路的第一輸入端連接，所述主電路的輸出端與所述調制器電路的輸入端連接，所述調制器電路的輸出端與所述自適應脈沖序列產生電路的第二輸入端連接，其中：
2.根據權利要求1所述一種自適應脈沖序列控制的降壓轉換器，其特征在于，所述調制器電路由第二比較器組成，所述第二比較器的正輸入端接收所述基準電壓，所述第二比較器的負輸入端接收所述主電路輸出的電壓值，所述第二比較器的輸出端輸出所述第一邏輯電平信號。
3.根據權利要求1所述一種自適應脈沖序列控制的降壓轉換器，其特征在于，所述自適應脈沖序列產生電路包括可編程延遲控制電路、計數器電路和狀態(tài)檢測電路，所述狀態(tài)檢測電路的輸入端通過第一觸發(fā)器與所述調制器連接，所述狀態(tài)檢測電路的輸出端與所述計數器電路的輸入端連接，所述計數器電路的輸出端與所述可編程延遲控制電路的輸入端連接，所述可編程延遲控制電路的輸出端與所述脈沖選
4.根據權利要求3所述一種自適應脈沖序列控制的降壓轉換器，其特征在于，所述狀態(tài)檢測電路包括第二觸發(fā)器、第三觸發(fā)器、第三與門、第四與門、第五與門、第一與非門和第一或非門，所述第二觸發(fā)器的D輸入端、所述第一與非門的第三輸入端與所述第五與門的第二輸入端連接并接收所述第一邏輯電平信號，所述第二觸發(fā)器的時鐘信號端與所述第三觸發(fā)器的時鐘信號端連接，所述第二觸發(fā)器的Q輸出端、所述第四與門的第二輸入端、所述第一與非門的第二輸入端與所述第三觸發(fā)器的D輸入端連接，所述第三觸發(fā)器的Q輸出端、所述第三與門的第一輸入端與所述第一與非門的第一輸入端連接，所述第三與門的第二輸入端、所述第四與門的第一輸入端、所述第一與非門的輸出端與所述第五與門的第一輸入端連接，所述第三與門的輸出端與所述第一或非門的第一輸出端連接，所述第四與門的輸出端與所述第一或非門的第二輸出端連接，所述第五與門的輸出端與所述第一或非門的第三輸入端連接，所述第一或非門的輸出端輸出所述寬度增加信號或所述寬度縮減信號。
5.根據權利要求3所述一種自適應脈沖序列控制的降壓轉換器，其特征在于，所述可編程延遲控制電路包括第一電容、第二電容、第三電容、第四電容、第一p型晶體管、第二p型晶體管、第三p型晶體管、第一n型晶體管、第二n型晶體管、第三n型晶體管、第四n型晶體管、第五n型晶體管、第一電流源、緩沖器和非門，所述第一電流源的第一端與所述第一n型晶體管的發(fā)射極、所述第二n型晶體管的發(fā)射極、所述第三n型晶體管的發(fā)射極、所述第四n型晶體管的發(fā)射極、所述第五n型晶體管的發(fā)射極連接于一點并接地，所述第一電流源的第二端、所述第一p型晶體管的發(fā)射極、所述第一p型晶體管的基極和所述第二p型晶體管的基極連接，所述第一p型晶體管的集電極與所述第二p型晶體管的集電極連接并接高電平，所述第二p型晶體管的發(fā)射極與所述第三p型晶體管的集電極連接，所述第三p型晶體管的基極與所述第一n型晶體管的基極連接，所述第三p型晶體管的發(fā)射極、所述第一n型晶體管的集電極、所述第一電容的第一端、所述第二電容的第一端、所述第三電容的第一端、所述第四電容的第一端和所述緩沖器的第一端連接，所述第一電容的第二端與所述第二n型晶體管的集電極連接，所述第二電容的第二端與所述第三n型晶體管的集電極連接，所述第三電容的第二端與所述第四n型晶體管的集電極連接，所述第四電容的第二端與所述第五n型晶體管的集電極連接，所述第二n型晶體管的基極、所述第三n型晶體管的基極、所述第四n型晶體管的基極與所述第五n型晶體管的基極連接于一點并接收所述延遲控制信號，所述緩沖器的第二端與所述非門的第一端連接，所述非門的第二端輸出所述第一有效脈沖信號或所述第二有效脈沖信號。
6.根據權利要求1所述一種自適應脈沖序列控制的降壓轉換器，其特征在于，所述脈沖選擇電路包括第一與門、第二與門和第一或門，所述第一與門的第一輸入端接收所述第一邏輯電平信號，所述第一與門的第二輸入端接收所述第一有效脈沖信號，所述第一與門的輸出端與所述第一或門的第一輸入端連接，所述第二與門的第一輸入端接收第二邏輯電平信號，所述第二與門的第二輸入端接收所述第二有效脈沖信號，所述第二與門的輸出端與所述第一或門的第二輸入端連接，所述第一或門的輸出端輸出所述第一有效脈沖信號或所述第二有效脈沖信號。
7.根據權利要求1所述一種自適應脈沖序列控制的降壓轉換器，其特征在于，所述主電路包括動態(tài)續(xù)流調制電路、邏輯控制與緩沖電路、電流檢測電路、第一比較器、第四p型晶體管、第六n型晶體管、第七n...
【技術特征摘要】
1.一種自適應脈沖序列控制的降壓轉換器，其特征在于，包括自適應脈沖序列產生電路、脈沖選擇電路、調制器電路和主電路，所述脈沖選擇電路的第一輸出端與所述主電路的輸入端連接，所述脈沖選擇電路的第二輸出端與所述自適應脈沖序列產生電路的第一輸入端連接，所述主電路的輸出端與所述調制器電路的輸入端連接，所述調制器電路的輸出端與所述自適應脈沖序列產生電路的第二輸入端連接，其中：
2.根據權利要求1所述一種自適應脈沖序列控制的降壓轉換器，其特征在于，所述調制器電路由第二比較器組成，所述第二比較器的正輸入端接收所述基準電壓，所述第二比較器的負輸入端接收所述主電路輸出的電壓值，所述第二比較器的輸出端輸出所述第一邏輯電平信號。
3.根據權利要求1所述一種自適應脈沖序列控制的降壓轉換器，其特征在于，所述自適應脈沖序列產生電路包括可編程延遲控制電路、計數器電路和狀態(tài)檢測電路，所述狀態(tài)檢測電路的輸入端通過第一觸發(fā)器與所述調制器連接，所述狀態(tài)檢測電路的輸出端與所述計數器電路的輸入端連接，所述計數器電路的輸出端與所述可編程延遲控制電路的輸入端連接，所述可編程延遲控制電路的輸出端與所述脈沖選擇電路連接，其中：
4.根據權利要求3所述一種自適應脈沖序列控制的降壓轉換器，其特征在于，所述狀態(tài)檢測電路包括第二觸發(fā)器、第三觸發(fā)器、第三與門、第四與門、第五與門、第一與非門和第一或非門，所述第二觸發(fā)器的d輸入端、所述第一與非門的第三輸入端與所述第五與門的第二輸入端連接并接收所述第一邏輯電平信號，所述第二觸發(fā)器的時鐘信號端與所述第三觸發(fā)器的時鐘信號端連接，所述第二觸發(fā)器的q輸出端、所述第四與門的第二輸入端、所述第一與非門的第二輸入端與所述第三觸發(fā)器的d輸入端連接，所述第三觸發(fā)器的q輸出端、所述第三與門的第一輸入端與所述第一與非門的第一輸入端連接，所述第三與門的第二輸入端、所述第四與門的第一輸入端、所述第一與非門的輸出端與所述第五與門的第一輸入端連接，所述第三與門的輸出端與所述第一或非門的第一輸出端連接，所述第四與門的輸出端與所述第一或非門的第二輸出端連接，所述第五與門的輸出端與所述第一或非門的第三輸入端連接，所述第一或非門的輸出端輸出所述寬度增加信號或所述寬度縮減信號。
5.根據權利要求3所述一種自適應脈沖序列控制的降壓轉換器，其特征在于，所述可編程延遲控制電路包括第一電容、第二電容、第三電容、第四電容、第一p型晶體管、第二p型晶體管、第三p型晶體管、第一n型晶體管、第二n型晶體管、第三n型晶體管、第四n型晶體管、第五n型晶體管、第一電流源、緩沖器和非門，所述第一電流源的第一端與所述第一n型晶體管的發(fā)射極、所述第二n型晶體管的發(fā)射極、所述第三n型晶體管的發(fā)射極、所述第四n型晶體管的發(fā)射極、所述第五n型晶體管的發(fā)射極連接于一點并接地，所述第一電流源的第二端、所述第一p型晶體管的發(fā)射極、所述第一p型晶體管的基極和所述第二p型晶體管的基極連接，所述第一p型晶體管的集電極與所述第二p型晶體管的集電極連接并接高電平，所述第二p型晶體管的發(fā)射極與所述第三p型晶體管的集電極連接，所述第三p型晶體管的基極與所述第一n型晶體管的基極連接，所述第三p型晶體管的發(fā)射極、所述第一n...
【專利技術屬性】
技術研發(fā)人員：曾衍瀚，張佳寶，俞曉飛，唐超英，趙嘉輝，
申請(專利權)人：廣州大學，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。