像素陣列制造技術

本發明專利技術提供一種像素陣列，所述像素陣列包括多條掃描線、多條數據線以及多個像素。排列于第ｎ列的各像素包括第一子像素、第二子像素與第三子像素。第一子像素中第一晶體管的第一柵極以及第一漏極分別與第ｎ－１條掃描線以及第一像素電極連接。第二子像素中第二晶體管的第二柵極與第ｎ條掃描線連接，第二漏極與第二像素電極以及第一晶體管的第一源極連接。第三子像素中第三晶體管的第三柵極與第ｎ＋１條掃描線連接，第三漏極與第三像素電極以及第二晶體管的第二源極連接，第三晶體管的第三源極與其中一條數據線連接。

【技術實現步驟摘要】

本專利技術是有關于一種顯示陣列，且特別是有關于一種像素陣列。
技術介紹
為因應現代產品高速度、高效能、且輕薄短小的要求，各電子零件皆積 極地朝體積小型化發展。各種攜帶式電子裝置也已漸成主流，例如筆記本電腦(NoteBook)、移動電話(Cell Phone)、電子辭典、個人數字助理器(Personal Digital Assistant, PDA)、上網機(web pad)及平板型電腦(Tablet PC)等。對于攜 帶式電子裝置的影像顯示器而言，為了符合產品趨向小型化的需求，具有空 間利用效率佳、高畫質、低消耗功率、無輻射等優越特性的平面顯示器，目 前己被廣為使用。一般而言，平面顯示器中主要是由一顯示面板以及多個驅動芯片(Driver IC)所構成，其中顯示面板上具有像素陣列，而像素陣列中的像素是通過對應 的掃描線以及對應的數據線所驅動。為了使得平面顯示器的產品更為普及， 業者皆如火如荼地進行降低成本作業，近年來一種數據驅動芯片減半(half source driver)的技術被提出，其主要是利用像素陣列上的布局來降低數據驅動 芯片的使用量。在已知一種數據驅動芯片減半的技術中，其主要是利用同一條數據線來 傳遞二像素所對應的數據信號，藉此來縮減數據線的布局數量，并降低數據 驅動芯片的使用量。隨著平面顯示器的品質(例如高解析度)需求逐漸提高，所需數據驅動 芯片的使用量也就愈來愈大。然而，由于數據驅動芯片的造價較為昂貴，且5數據驅動芯片所處理的信號較為復雜、耗電量較高，為了符合消費者對于平 面顯示器具有朝向低價以及高品質的期待，因此若能進一步以較少的數據驅 動芯片來達到較高顯示品質，將使得平面顯示器更具有市場競爭力。
技術實現思路
本專利技術提供一種像素陣列，其具有曲折排列的數據線，可以降低數據線 的布局數，并減少外接數據驅動芯片的數量。本專利技術提出一種像素陣列，其包括多條掃描線、多條數據線以及多個像素。其中，數據線與掃描線相交。像素與掃描線以及數據線連接，排列于第n列中的各像素包括第一子像素、第二子像素以及第三子像素。第一子像素包括一第一晶體管與一第一像素電極，其中第一晶體管的一第一柵極與第n-l 條掃描線連接，而第一晶體管的一第一漏極與第一像素電極連接。第二子像 素包括一第二晶體管與一第二像素電極，其中第二晶體管的一第二柵極與第n 條掃描線連接，而第二晶體管的一第二漏極與第二像素電極以及第一晶體管 的一第一源極連接。第三子像素包括一第三晶體管與一第三像素電極，其中 第三晶體管的一第三柵極與第n+l條掃描線連接，而第三晶體管的一第三漏 極與第三像素電極以及第二晶體管的一第二源極連接，且第三晶體管的一第 三源極與其中一條數據線連接。在本專利技術的一實施例中，上述的與同一條數據線連接的像素僅分布于所 述條數據線的同側。在本專利技術的一實施例中，上述的各數據線沿著行方向曲折延伸，且各數 據線包括多條第一導線以及多條第二導線。第一導線沿著列方向延伸。第二 導線沿著行方向延伸，其中第一導線與第一導線交替地連接。在本專利技術的一實施例中，上述的各第一導線的長度相當于其中一個像素 的寬度，而各第二導線的長度相當于其中一個像素的長度。在本專利技術的一實施例中，上述的在排列于同一行的像素中，位于奇數列的部分像素并與其中一條數據線連接，而位于偶數列的部分像素并與另一條 數據線連接。在本專利技術的一實施例中，上述的第一源極與第二漏極直接連接。 在本專利技術的一實施例中，上述的第二源極通過第三像素電極與第三漏極 連接。在本專利技術的一實施例中，在排列于上述第n列的各像素中，第一像素電極、第二晶體管、第二像素電極、第三晶體管以及第三像素電極位于第n條 掃描線與第n+l條掃描線之間，而第一晶體管則位于第n條掃描線與第n-l 條掃描線之間。在本專利技術的一實施例中，上述的各掃描線沿著列方向曲折延伸，且各掃 描線包括多條第三導線以及多條第四導線。第三導線沿著列方向延伸。第四 導線沿著行方向延伸，其中第三導線與第四導線交替地連接。其中，上述的 第四導線例如是位于同一像素中的第二子像素與第一子像素之間以及相鄰像 素中的第三子像素與第一子像素之間。此外，上述的第四導線亦可以是位于 同一像素中的第一子像素與第二子像素之間以及同一像素中的第二子像素與 第三子像素之間?；谏鲜?，本專利技術的像素陣列將數據線設計為曲折的布局方式，并將與 同一數據線連接的子像素皆配置于所述條數據線的同一側，利用同一條數據 線分別傳遞不同的數據信號至位于同一列的第一子像素、第二子像素以及第 三子像素，因此可以大幅減少數據線的布局數量以及數據驅動芯片的數量。 再者，在一些應用中，可以讓像素陣列使用較簡易的驅動方法達到點反轉驅 動的顯示效果，以較低成本制作高品質產品。附圖說明圖1為本專利技術一種像素陣列的布局示意圖。 圖2A進一步繪示圖1的像素陣列的具體布局示意圖。圖2B為圖2A中跳線處的一種剖面示意圖。圖3A為圖1的像素陣列在一種驅動方法下的狀態示意圖。圖3B為圖3A的像素陣列的驅動波形示意圖。圖4為本專利技術第二實施例的像素陣列的布局示意圖。圖5進一步繪示圖4的像素陣列的具體布局示意圖。圖6為本專利技術第三實施例的像素陣列的布局示意圖。圖7進一步繪示圖6的像素陣列的具體布局示意圖。圖8為本專利技術第四實施例的像素陣列的布局示意圖。圖9進一步繪示圖8的像素陣列的具體布局示意圖。圖IO為本專利技術第五實施例的像素陣列的布局示意圖。附圖標號200、 300、 400、 500:像素陣列230:像素232:第一子像素232D:第一漏極232G:第一柵極232S:第一源極232T:第一晶體管232P:第一像素電極234:第二子像素234D:第二漏極234G:第二柵極234T:第二晶體管234S:第二源極234P:第二像素電極236:第三子像素236D:第三漏極 236G:第三柵極 236S:第三源極 236T:第三晶體管 236P:第三像素電極 240:連接導線 250:接觸窗 260:保護層cn:行DR:列方向Dc:行方向G、 G0、 Gi、 G2、 Gn-i、 Gn、 Gn+i、 Gn+2、 Gn+3: |3描線GA:第三導線GB:第四導線GA1:第一部份GA2:第二部分J:跳線處SA:第一導線SB:第二導線S、 Sn.、Sn、 Sn+1、 Sn+2:數據線 S1 S12:數據信號Tl:第一時間 T2:第二時間 T3:第三時間 T4:第四時間 T5:第五時間T6:第六時間T7 T12:第七時間 第十二時間Ph第一顯示像素P2:第二顯示像素P3:第三顯示像素P4:第四顯示像素P5:第五顯示像素P6:第六顯示像素R(-l)、 Rl、 Ro、 Rn-2、 Rn-l、 Rn、 Rn+1: 歹Uvg/!:導通電壓位準 關閉電壓位準具體實施例方式為讓本專利技術的上述特征和優點能更明顯易懂，下文特舉實施例，并配合 所附附圖作詳細說明如下。第一實施例圖1為本專利技術一種像素陣列的布局示意圖。請參照圖1，像素陣列200包 括多條掃描線G、多條數據線S以及多個像素230，其中數據線S與所述這些 掃描線G相交。為清楚說明，令像素降列200上具有一列方向Dr以及一行方 向Dc，且列方向DR實質上正交于行方向Dc。在本實施例中，多條掃描線G 大體上沿著本文檔來自技高網...

【技術保護點】
一種像素陣列，其特征在于，所述像素陣列包括：　多條掃描線；　多條數據線，與所述這些掃描線相交；　多個像素，與所述這些掃描線以及所述這些數據線連接，排列于第ｎ列中的各所述像素包括：　一第一子像素，包括一第一晶體管與一第 一像素電極，其中所述第一晶體管的一第一柵極與第ｎ－１條掃描線連接，而所述第一晶體管的一第一漏極與所述第一像素電極連接；　一第二子像素，包括一第二晶體管與一第二像素電極，其中所述第二晶體管的一第二柵極與第ｎ條掃描線連接，而所述第二晶體管 的一第二漏極與所述第二像素電極以及所述第一晶體管的一第一源極連接；以及　一第三子像素，包括一第三晶體管與一第三像素電極，其中所述第三晶體管的一第三柵極與第ｎ＋１條掃描線連接，而所述第三晶體管的一第三漏極與所述第三像素電極以及所述第二晶 體管的一第二源極連接，且所述第三晶體管的一第三源極與其中一條數據線連接。

【技術特征摘要】

【專利技術屬性】
技術研發人員：郭峻廷，李國賢，
申請(專利權)人：友達光電股份有限公司，
類型：發明
國別省市：71[中國|臺灣]