顯示裝置和信號(hào)驅(qū)動(dòng)器制造方法及圖紙

本發(fā)明專(zhuān)利技術(shù)涉及一種顯示裝置和信號(hào)驅(qū)動(dòng)器。顯示裝置包括顯示部分（３）；信號(hào)驅(qū)動(dòng)器（１）；以及延遲控制電路（２３）。顯示部分（３）被連接至多個(gè)信號(hào)線組。信號(hào)驅(qū)動(dòng)器（１）被連接至多個(gè)信號(hào)線組并且在單個(gè)水平時(shí)段中分別按時(shí)序?qū)⒍鄠€(gè)視頻數(shù)據(jù)組輸出至多個(gè)信號(hào)線組。所述時(shí)序中的每一個(gè)時(shí)序從相鄰的時(shí)序移位預(yù)定時(shí)間。延遲控制電路（２３）在每個(gè)水平時(shí)段改變預(yù)定時(shí)間并且將該預(yù)定時(shí)間提供給信號(hào)驅(qū)動(dòng)器。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專(zhuān)利技術(shù)涉及諸如TFT (薄膜晶體管)液晶顯示裝置、簡(jiǎn)單矩陣液 晶顯示裝置、電致發(fā)光(EL)顯示裝置或者等離子顯示裝置這樣的顯 示裝置，并且還涉及顯示裝置的信號(hào)驅(qū)動(dòng)器。
技術(shù)介紹
諸如液晶電視這樣的平板顯示裝置尺寸的增大已經(jīng)提高了對(duì)更高 分辨率顯示和更加平滑的動(dòng)作表情的增長(zhǎng)需求。為了滿足這些需求， 要求具有更寬帶寬的視頻數(shù)據(jù)，從而促進(jìn)用于顯示裝置的時(shí)鐘加速。但是，時(shí)鐘加速，顯示裝置的尺寸的增長(zhǎng)對(duì)功率的影響，以及劣化的 接地阻抗的影響已經(jīng)引起關(guān)于EML (電磁干擾)的問(wèn)題。參考圖1和圖2，將會(huì)描述EMI的影響。通常，信號(hào)驅(qū)動(dòng)器101中的D-A轉(zhuǎn)換器16具有高輸出阻抗并且 不能直接地驅(qū)動(dòng)顯示面板3。即，D-A轉(zhuǎn)換器16具有低輸出電流能力。 因此，具有高輸出電流能力的輸出放大器電路17 (輸出緩沖器)被用 作信號(hào)驅(qū)動(dòng)器101的輸出電路。結(jié)果，信號(hào)驅(qū)動(dòng)器101經(jīng)由輸出放大 器電路17能夠?qū)⒁曨l數(shù)據(jù)(輸出電壓)輸出至信號(hào)線。但是，由于輸 出放大器電路17的高輸出電流能力，當(dāng)將表示視頻數(shù)據(jù)的信號(hào)的電平 從高反轉(zhuǎn)成低或者從低反轉(zhuǎn)成高時(shí)，瞬態(tài)電流(峰值電流)立即流入 信號(hào)線。由于表示視頻數(shù)據(jù)的信號(hào)的同時(shí)反轉(zhuǎn)，峰值電流同時(shí)流入信 號(hào)線引起大的噪聲。需要減小該噪聲。已知與EMI的減小有關(guān)的技術(shù)是在日本特許公開(kāi) 利申請(qǐng) JP-A-Heisei 11-259050 (與US6,980，192B1相對(duì)應(yīng))中描述的Liquidcrystal display device driving method and driving device (液晶顯示裝置 驅(qū)動(dòng)方法和驅(qū)動(dòng)裝置)。在該申請(qǐng)描述的技術(shù)中，當(dāng)將顯示數(shù)據(jù)從時(shí) 序控制器4傳輸?shù)皆礃O驅(qū)動(dòng)器(信號(hào)驅(qū)動(dòng)器IOI)時(shí)生成的噪聲被減小。 為了達(dá)到此目的，n個(gè)延遲電路被設(shè)置在時(shí)序控制器4中，其中n個(gè)延 遲電路分別按時(shí)序?qū)塊顯示數(shù)據(jù)輸出至n個(gè)信號(hào)驅(qū)動(dòng)器101,各個(gè)時(shí) 序從前一時(shí)序移位預(yù)定的時(shí)間間隔。已知與EMI的減小有關(guān)的技術(shù)是在日本特許公開(kāi)專(zhuān)利申請(qǐng) JP-P2003-008424A中描述的Noise reduction circuit of semiconductor device(半導(dǎo)體器件的噪聲減小電路)。在該申請(qǐng)描述的技術(shù)中，半導(dǎo)體器件被用作液晶顯示數(shù)據(jù)控制電路(上面的信號(hào)驅(qū)動(dòng)器101)，減小 傳輸信號(hào)驅(qū)動(dòng)器101輸出時(shí)生成的噪聲。為了達(dá)到此目的，噪聲減小 電路作為延遲電路被設(shè)置在信號(hào)驅(qū)動(dòng)器101中，其中噪聲減小電路按 時(shí)序分別輸出它們的輸出，各個(gè)時(shí)序從相鄰的時(shí)序移位預(yù)定的時(shí)間間 隔。我們已經(jīng)發(fā)現(xiàn)以下事實(shí)。如上所述，在JP-A-Heisei 11-259050中 描述的技術(shù)中，當(dāng)將顯示數(shù)據(jù)從時(shí)序控制器4傳輸至信號(hào)驅(qū)動(dòng)器101 時(shí)，時(shí)序控制器4中的n個(gè)延遲電路按時(shí)序?qū)塊顯示數(shù)據(jù)分別輸出 至n個(gè)信號(hào)驅(qū)動(dòng)器101，各個(gè)時(shí)序從相鄰的時(shí)序移位預(yù)定的時(shí)間間隔。 但是，在新近的顯示裝置中，使用基于前述的LVDS (低電壓差分信號(hào) 傳輸(signaling))的小振幅差分信號(hào)己經(jīng)在從時(shí)序控制器4到信號(hào)驅(qū) 動(dòng)器101的數(shù)據(jù)傳輸中變得越來(lái)越普遍。通過(guò)此種數(shù)據(jù)傳輸方法，時(shí) 序控制器4中的輸出緩沖器在恒流下進(jìn)行操作，并從而在輸出緩沖器 消耗的電流中沒(méi)有生成過(guò)大的峰值電流。SP，時(shí)序控制器4中的n個(gè) 延遲電路不必分別按時(shí)序?qū)塊顯示數(shù)據(jù)輸出至n個(gè)信號(hào)驅(qū)動(dòng)器101， 各個(gè)時(shí)序從相鄰的時(shí)序移位預(yù)定的時(shí)間間隔。因此，在JP-A-Heisei 11-259050中描述的技術(shù)不能處理新近的顯示裝置中的過(guò)大電流和EMI 的減小。此外，在JP-A-Heisei 11-259050中描述的技術(shù)中，作為延遲時(shí)間， 要求短于視頻數(shù)據(jù)傳輸時(shí)鐘的時(shí)間。在時(shí)序控制器4和信號(hào)驅(qū)動(dòng)器101 之間釆用基于LVDS的小振幅差分信號(hào)的情況下，時(shí)序控制器4通常 將視頻數(shù)據(jù)串行化為顯示數(shù)據(jù)并且將其輸出至信號(hào)驅(qū)動(dòng)器101。因此， 來(lái)自于時(shí)序控制器4的輸出的頻率是數(shù)百個(gè)兆赫，非常的高。具有該 高頻率的延遲控制被認(rèn)為會(huì)導(dǎo)致成本增加(為了高精確度和擴(kuò)展調(diào)整 范圍，要求通過(guò)使用PLL (鎖相環(huán))等等完成時(shí)序的生成)或者被認(rèn) 為會(huì)導(dǎo)致由于窄的調(diào)整范圍而不能充分地減小峰值電流。如上所述，在JP-P2003-008424A中描述的技術(shù)中，半導(dǎo)體器件被 用作信號(hào)驅(qū)動(dòng)器101，并且關(guān)于信號(hào)驅(qū)動(dòng)器101的輸出的傳輸，信號(hào)驅(qū) 動(dòng)器101中的噪聲減小電路分別按時(shí)序輸出它們的輸出，各個(gè)時(shí)序從 相鄰的時(shí)序移位預(yù)定的時(shí)間間隔。但是，沒(méi)有提供關(guān)于噪聲減小電路 的輸出是什么、噪聲減小電路的輸出目的地是什么、以及噪聲減小電 路連接在什么之間的清楚描述。因此，很難全面地評(píng)論在 JP-P2003-8424A中描述的技術(shù)，但是還存在進(jìn)一步改進(jìn)此技術(shù)的空間。因此，期待當(dāng)信號(hào)驅(qū)動(dòng)器101將視頻數(shù)據(jù)傳輸至顯示面板3時(shí)生 成的噪聲被保持為低于傳統(tǒng)的生成的噪聲。
技術(shù)實(shí)現(xiàn)思路
本專(zhuān)利技術(shù)尋求解決一個(gè)或者多個(gè)上述問(wèn)題，或者至少在部分上對(duì)這 些問(wèn)題做出改進(jìn)。在一個(gè)實(shí)施例中，顯示裝置包括顯示部分，該顯示部分被構(gòu)造 為被連接至多個(gè)信號(hào)線組；信號(hào)驅(qū)動(dòng)器，該信號(hào)驅(qū)動(dòng)器被構(gòu)造為被連 接至多個(gè)信號(hào)線組并且在單個(gè)水平時(shí)段中分別按時(shí)序?qū)⒍鄠€(gè)視頻數(shù)據(jù) 組輸出至多個(gè)信號(hào)線組，所述時(shí)序中的每一個(gè)時(shí)序從相鄰的時(shí)序移位 預(yù)定時(shí)間；以及延遲控制電路，被構(gòu)造為在每個(gè)水平時(shí)段改變預(yù)定時(shí) 間并且將預(yù)定時(shí) 提供給信號(hào)驅(qū)動(dòng)器。在另一個(gè)實(shí)施例中，應(yīng)用于顯示裝置中的被連接至多個(gè)信號(hào)線組 的顯示部分的信號(hào)驅(qū)動(dòng)器，包括延遲電路，該延遲電路被構(gòu)造為在 單個(gè)水平時(shí)段中分別按時(shí)序輸出多個(gè)視頻數(shù)據(jù)組，所述時(shí)序中的每一 個(gè)時(shí)序從相鄰的時(shí)序移位預(yù)定時(shí)間；和驅(qū)動(dòng)電路，該驅(qū)動(dòng)電路被構(gòu)造為在單個(gè)水平時(shí)段中將來(lái)自延遲電路的多個(gè)視頻數(shù)據(jù)組分別輸出至多 個(gè)信號(hào)線組，其中在每個(gè)水平時(shí)段改變預(yù)定時(shí)間。在另一個(gè)實(shí)施例中，應(yīng)用于包括信號(hào)驅(qū)動(dòng)器和被連接至多個(gè)信號(hào)線組的顯示部分的顯示裝置的顯示方法包括信號(hào)驅(qū)動(dòng)器在單個(gè)水平時(shí)段中分別按時(shí)序?qū)⒍鄠€(gè)視頻數(shù)據(jù)組輸出至多個(gè)信號(hào)線組，所述時(shí)序 中的每一個(gè)時(shí)序從相鄰的時(shí)序移位預(yù)定時(shí)間；并且在每個(gè)水平時(shí)段改變預(yù)定時(shí)間以將預(yù)定時(shí)間提供給信號(hào)驅(qū)動(dòng)器。本專(zhuān)利技術(shù)的顯示裝置分別按時(shí)序在單個(gè)水平時(shí)段中將視頻數(shù)據(jù)輸出 至信號(hào)線，各個(gè)時(shí)序從相鄰的時(shí)序移位預(yù)定時(shí)間。這時(shí)，在每個(gè)水平 時(shí)段改變預(yù)定時(shí)間允許保持當(dāng)信號(hào)驅(qū)動(dòng)器將視頻數(shù)據(jù)傳輸至顯示面板 時(shí)生成的噪聲低于傳統(tǒng)的生成的噪聲。附圖說(shuō)明結(jié)合附圖，根據(jù)特定優(yōu)選實(shí)施例的以下描述，本專(zhuān)利技術(shù)的以上和其 它目的、優(yōu)點(diǎn)和特征將更加明顯，其中-圖1是示出普通顯示裝置100的構(gòu)造的視圖2是示出圖1中的信號(hào)驅(qū)動(dòng)器101的構(gòu)造的視圖3是示出根據(jù)本專(zhuān)利技術(shù)的實(shí)施例的顯示裝置10的構(gòu)造的視圖4是示出圖3的信號(hào)驅(qū)動(dòng)器1的構(gòu)造的視圖5是示出圖4的控制電路20的構(gòu)造的視圖6A是關(guān)于控制電路20沒(méi)有被設(shè)置在信號(hào)驅(qū)動(dòng)器1中的情況的 時(shí)序圖6B是示出在圖6A中所示的情況下水平時(shí)段與指示由信號(hào)驅(qū)動(dòng)器1消耗的電流的峰值的峰值電流之間的關(guān)系的圖6C是示出由圖6B中所示的峰值電流生成的頻率與通過(guò)標(biāo)準(zhǔn)化 前述頻率的分量獲得的頻率分量之間的關(guān)系的曲線圖7A是關(guān)于控制電路20被設(shè)置在信號(hào)驅(qū)動(dòng)器1中并且被設(shè)置有 第一預(yù)定時(shí)間tdl作為預(yù)定時(shí)間td的情況的時(shí)序圖7B是示本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種顯示裝置，包括：　顯示部分，所述顯示部分被構(gòu)造為被連接至多個(gè)信號(hào)線組；　信號(hào)驅(qū)動(dòng)器，所述信號(hào)驅(qū)動(dòng)器被構(gòu)造為被連接至所述多個(gè)信號(hào)線組并且在單個(gè)水平時(shí)段中分別按時(shí)序?qū)⒍鄠€(gè)視頻數(shù)據(jù)組輸出至所述多個(gè)信號(hào)線組，所述時(shí)序中的每一個(gè)時(shí)序從 相鄰的時(shí)序移位預(yù)定時(shí)間；以及　延遲控制電路，所述延遲控制電路被構(gòu)造為在每個(gè)水平時(shí)段改變所述預(yù)定時(shí)間并且將所述預(yù)定時(shí)間提供給所述信號(hào)驅(qū)動(dòng)器。

【技術(shù)特征摘要】
JP 2008-8-1 2008-1997841.一種顯示裝置，包括顯示部分，所述顯示部分被構(gòu)造為被連接至多個(gè)信號(hào)線組；信號(hào)驅(qū)動(dòng)器，所述信號(hào)驅(qū)動(dòng)器被構(gòu)造為被連接至所述多個(gè)信號(hào)線組并且在單個(gè)水平時(shí)段中分別按時(shí)序?qū)⒍鄠€(gè)視頻數(shù)據(jù)組輸出至所述多個(gè)信號(hào)線組，所述時(shí)序中的每一個(gè)時(shí)序從相鄰的時(shí)序移位預(yù)定時(shí)間；以及延遲控制電路，所述延遲控制電路被構(gòu)造為在每個(gè)水平時(shí)段改變所述預(yù)定時(shí)間并且將所述預(yù)定時(shí)間提供給所述信號(hào)驅(qū)動(dòng)器。2. 根據(jù)權(quán)利要求l所述的顯示裝置，其中所述信號(hào)驅(qū)動(dòng)器包括延遲電路，所述延遲電路被構(gòu)造為在所述單個(gè)水平時(shí)段中分別按 所述時(shí)序輸出所述多個(gè)視頻數(shù)據(jù)組，所述每個(gè)時(shí)序從相鄰的時(shí)序移位所述預(yù)定時(shí)間；以及驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路被構(gòu)造為在所述單個(gè)水平時(shí)段中分別將 來(lái)自所述延遲電路的所述多個(gè)視頻數(shù)據(jù)組輸出至所述多個(gè)信號(hào)線組。3. 根據(jù)權(quán)利要求2所述的顯示裝置，其中所述驅(qū)動(dòng)電路包括 第一鎖存電路，所述第一鎖存電路被構(gòu)造為存儲(chǔ)來(lái)自所述延遲電路的所述多個(gè)視頻數(shù)據(jù)組，第二鎖存電路，所述第二鎖存電路被構(gòu)造為在所述單個(gè)水平時(shí)段 中存儲(chǔ)由所述第一鎖存電路存儲(chǔ)的所述多個(gè)視頻數(shù)據(jù)組，數(shù)字模擬轉(zhuǎn)換器，所述數(shù)字模擬轉(zhuǎn)換器被構(gòu)造為對(duì)由所述第二鎖 存電路存儲(chǔ)的所述多個(gè)視頻數(shù)據(jù)組執(zhí)行數(shù)字模擬轉(zhuǎn)換，并且輸出與所 述多個(gè)視頻數(shù)據(jù)組相對(duì)應(yīng)的多個(gè)輸出電壓組，以及輸出放大器電路，所述輸出放大器電路被構(gòu)造為分別將所述多個(gè) 輸出電壓組輸出至所述多個(gè)信號(hào)線組。4. 根據(jù)權(quán)利要求2所述的顯示裝置，其中所述信號(hào)驅(qū)動(dòng)器進(jìn)一步包括接收電路，所述接收電路被構(gòu)造為接收所述多個(gè)視頻數(shù)據(jù)組被串 行化成的顯示數(shù)據(jù)，以及串并行轉(zhuǎn)換電路，所述串并行轉(zhuǎn)換電路被構(gòu)造為對(duì)所述顯示數(shù)據(jù) 執(zhí)行串并行轉(zhuǎn)換，并且輸出所述多個(gè)視頻數(shù)據(jù)組。5. 根據(jù)權(quán)利要求4所述的顯示裝置，進(jìn)一步包括 時(shí)序控制器，所述時(shí)序控制器被構(gòu)造為將所述顯示數(shù)據(jù)發(fā)送到所述信號(hào)驅(qū)動(dòng)器。6. 根據(jù)權(quán)利要求2所述的顯示裝置，其中所述多個(gè)信號(hào)線組被分割成N個(gè)組，N是等于或者大于2的整數(shù)，并且作為N個(gè)分割信號(hào)線 組被連接至所述信號(hào)驅(qū)動(dòng)器和所述顯示部分， 其中所述信號(hào)驅(qū)動(dòng)器進(jìn)一步包括劃分電路，所述劃分電路被構(gòu)造為將所述多個(gè)視頻數(shù)據(jù)組分割成N個(gè)組以生成N個(gè)分割視頻數(shù)據(jù)組， 其中所述延遲電路包括N個(gè)延遲部分，所述N個(gè)延遲部分被構(gòu)造為在所述單個(gè)水平時(shí)段 中分別按所述時(shí)序輸出所述N個(gè)分割視頻數(shù)據(jù)組，所述每個(gè)時(shí)序從相鄰的時(shí)序移位所述預(yù)定時(shí)間，并且其中所述驅(qū)動(dòng)電路在所述單個(gè)水平時(shí)段中分別將來(lái)自所述N個(gè)延 遲部分的所述N個(gè)分割視頻數(shù)據(jù)組輸出至所述N個(gè)分割信號(hào)線組。7. 根據(jù)權(quán)利要求1至6中的任何一項(xiàng)所述的顯示裝置，其中所述 延遲控制電路在第一水平時(shí)段中將第一預(yù)定時(shí)間作為所述預(yù)定時(shí)間提 供給所述信號(hào)驅(qū)動(dòng)器，并且在緊接于所述第一水平時(shí)段之后的第二水 平時(shí)段中將不同于所述第一預(yù)定時(shí)間的第二預(yù)定時(shí)間作為所述預(yù)定時(shí) 間提供給所述信號(hào)驅(qū)動(dòng)器。8. —種信號(hào)驅(qū)動(dòng)器，所述信號(hào)驅(qū)動(dòng)器應(yīng)用于顯示裝置中的被連接至多個(gè)信號(hào)線組的顯示部分，包括延遲電路，所述延遲電路被構(gòu)造為在單個(gè)水平時(shí)段中分別按時(shí)序 輸出多個(gè)視頻數(shù)據(jù)組，所述時(shí)序中的每一個(gè)時(shí)序從相鄰的時(shí)序移位預(yù) 定時(shí)間；以及驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路被構(gòu)造為在所述單個(gè)水平時(shí)段中分別將 來(lái)自所述延遲電路的所述多個(gè)視頻數(shù)據(jù)組輸出至所述多個(gè)信號(hào)線組， 其中在每個(gè)水平時(shí)段改變所述預(yù)定時(shí)間。9. 根據(jù)權(quán)利要求8所述的信號(hào)驅(qū)動(dòng)器，其中所述驅(qū)動(dòng)電路包括 第一鎖存電路，所述第一鎖存電路被構(gòu)造為存儲(chǔ)來(lái)自所述延遲電路的所述多個(gè)視頻數(shù)據(jù)組，第二鎖存電路，所述第二鎖存電路被構(gòu)造為在所述單個(gè)水平時(shí)段 中存儲(chǔ)由所述第一鎖存電路存儲(chǔ)的所述多個(gè)視頻數(shù)據(jù)組，數(shù)字模擬轉(zhuǎn)換器，所述數(shù)字模擬轉(zhuǎn)換器被構(gòu)造為對(duì)由所述第二鎖 存電路存儲(chǔ)的所述多個(gè)視頻數(shù)據(jù)組執(zhí)行數(shù)字模擬轉(zhuǎn)換，并且輸出與所 述多個(gè)視...

【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：堀良彥，
申請(qǐng)(專(zhuān)利權(quán))人：恩益禧電子股份有限公司，
類(lèi)型：發(fā)明
國(guó)別省市：JP[日本]