【技術實現步驟摘要】
本專利技術涉及半導體制造領域，特別是指一種超高壓電阻的結構和工藝方法。
技術介紹
1、bcd工藝是指將bipolar、cmos和dmos三種工藝整合在一起的系列工藝技術，也就是單片集成工藝技術。該技術最早由意法半導體（st）在1986年研發出來。bcd工藝能夠把雙極bipolar器件、cmos器件、dmos器件同時制造在同一芯片上。bcd工藝的優勢在于，整合了雙極器件bipolar的高跨導、強負載驅動能力和cmos的集成度高、低功耗的優點，還集成了dmos功率器件，讓dmos在開關模式下工作，功耗極低。
2、目前在bcd工藝中的超高壓電阻大多為如圖1所示的結構，所示的結構中為一ldmos器件，集成在超高壓器件的漂移區部分，漂移區的襯底表面具有一大塊場氧locos，電阻即集成在場氧上，其中電阻的一端（high）是與漏端場板相連，包括漏端的多晶硅場板和金屬場板，形成一個整體，電阻的另一端（low）形成接觸端。電阻之間以多晶硅線或者金屬線構成電阻結構。這樣的電阻耐壓結構往往受限于超高壓器件的擊穿電壓，并且通常為locos工藝，很難進一步減小工藝節點。
技術實現思路
1、本專利技術所要解決的技術問題在于提供一種超高壓電阻的結構及其工藝方法，該超高壓電阻能與bcd工藝兼容，與更小尺寸的器件集成且具有較高的擊穿電壓。
2、為解決上述問題，本專利技術提供一種超高壓電阻的工藝方法，包含如下的工藝步驟：
3、提供一半導體襯底，在所述的半導體襯底上形成場氧，或者是s
4、在所述的半導體襯底表面再形成一層硬掩模層，光刻及刻蝕使所述硬掩模層圖案化，打開所述超高壓電阻的形成區域；
5、繼續刻蝕所述超高壓電阻的形成區域的所述半導體襯底，在打開的形成區域中形成深溝槽；
6、在形成的深溝槽內形成絕緣介質層，并控制形成的絕緣介質層的厚度；
7、繼續在所述的深溝槽內填充多晶硅層，所述的多晶硅層將所述的深溝槽的剩余空間填充滿；
8、去除所述半導體襯底的表面多余的多晶硅層，并去除掉所述的硬掩模層；
9、淀積層間介質，刻蝕接觸孔到所述的多晶硅層并進行金屬工藝，引出多晶硅層形成超高壓電阻。
10、在所述的半導體襯底上形成外延層，然后在所述的外延層中進行后續的工藝步驟；所述的半導體襯底包括硅襯底，或者是氮化鎵、氮化硅的寬禁帶半導體襯底。
11、所述的硬掩模層為氧化硅層，或者是氮化硅層。
12、所述的深溝槽采用干法刻蝕工藝，對所述的半導體襯底進行刻蝕；根據設計需要，刻蝕形成的深溝槽為一個或者兩個以上。
13、所述的絕緣介質層為氧化硅層，或者是氮化硅層；絕緣介質層的厚度根據所需耐壓來決定，厚度越大耐壓能力越強；所述絕緣介質層的厚度為1000?～2μm。
14、所述的多晶硅層構成所述超高壓電阻的主體部分，所述的多晶硅層為摻雜的多晶硅。
15、采用回刻蝕工藝去除所述半導體襯底的表面多余的多晶硅層，采用濕法刻蝕工藝去除所述的硬掩模層。
16、淀積層間介質后，還包括進行cmp研磨工藝使層間介質的表面平坦化。
17、所述的接觸孔打在所述深溝槽兩端的多晶硅層上，引出所述超高壓電阻的兩個連接端。
18、去除所述的硬掩模層之后，進行bcd工藝中其他器件的制作。
19、一種超高壓電阻，所述的超高壓電阻形成于半導體襯底中的深溝槽中；
20、所述的深溝槽的內壁附著一層具有一定厚度的絕緣介質層，然后深溝槽的剩余空間為多晶硅層，即所述的絕緣介質層呈u型將多晶硅層半包裹，以隔離所述的多晶硅層及半導體襯底；
21、所述的半導體襯底表面具有層間介質，接觸孔穿過所述層間介質將所述的多晶硅層在深溝槽的兩端分別引出，形成所述的超高壓電阻。
22、所述的絕緣介質層為氧化硅層；通過調節所述絕緣介質層的厚度來調整所述超高壓電阻的耐壓值。
23、所述的絕緣介質層為氧化硅層，或者是氮化硅層；所述的絕緣介質層的厚度為1000?～2μm。
24、通過刻蝕多根深溝槽形成多個所述的超高壓電阻，并進行不同的串并聯結構實現不同電阻值或不同的版圖排布需求。
25、本專利技術的超高壓電阻能夠通過調節絕緣介質層的不同的厚度控制所需要的電阻耐壓，不會受限于器件耐壓，耐壓可達千伏以上，并且，locos工藝和sti工藝都可以采用，不會受限于工藝節點，制程簡單，應用廣泛。
本文檔來自技高網...【技術保護點】
1.一種超高壓電阻的工藝方法，其特征在于：包含如下的工藝步驟：
2.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：在所述的半導體襯底上形成外延層，然后在所述的外延層中進行后續的工藝步驟；所述的半導體襯底包括硅襯底，或者是氮化鎵、氮化硅的寬禁帶半導體襯底。
3.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：所述的硬掩模層為氧化硅層，或者是氮化硅層。
4.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：所述的深溝槽采用干法刻蝕工藝，對所述的半導體襯底進行刻蝕；根據設計需要，刻蝕形成的深溝槽為一個或者兩個以上。
5.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：所述的絕緣介質層為氧化硅層，或者是氮化硅層；絕緣介質層的厚度根據所需耐壓來決定，厚度越大耐壓能力越強；所述絕緣介質層的厚度為1000?～2μm。
6.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：所述的多晶硅層構成所述超高壓電阻的主體部分，所述的多晶硅層為摻雜的多晶硅。
7.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：采用
8.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：淀積層間介質后，還包括進行CMP研磨工藝使層間介質的表面平坦化。
9.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：所述的接觸孔打在所述深溝槽兩端的多晶硅層上，引出所述超高壓電阻的兩個連接端。
10.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：去除所述的硬掩模層之后，即進行BCD工藝中其他器件的制作；
11.一種如權利要求1所述的超高壓電阻，其特征在于：所述的超高壓電阻形成于半導體襯底中的深溝槽中；
12.如權利要求11所述的超高壓電阻，其特征在于：所述的絕緣介質層為氧化硅層；通過調節所述絕緣介質層的厚度來調整所述超高壓電阻的耐壓值。
13.如權利要求11所述的超高壓電阻，其特征在于：所述的絕緣介質層為氧化硅層，或者是氮化硅層；所述的絕緣介質層的厚度為1000?～2μm。
14.如權利要求11所述的超高壓電阻，其特征在于：通過刻蝕多根深溝槽形成多個所述的超高壓電阻，并進行不同的串并聯結構實現不同電阻值或不同的版圖排布需求。
...【技術特征摘要】
1.一種超高壓電阻的工藝方法，其特征在于：包含如下的工藝步驟：
2.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：在所述的半導體襯底上形成外延層，然后在所述的外延層中進行后續的工藝步驟；所述的半導體襯底包括硅襯底，或者是氮化鎵、氮化硅的寬禁帶半導體襯底。
3.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：所述的硬掩模層為氧化硅層，或者是氮化硅層。
4.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：所述的深溝槽采用干法刻蝕工藝，對所述的半導體襯底進行刻蝕；根據設計需要，刻蝕形成的深溝槽為一個或者兩個以上。
5.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：所述的絕緣介質層為氧化硅層，或者是氮化硅層；絕緣介質層的厚度根據所需耐壓來決定，厚度越大耐壓能力越強；所述絕緣介質層的厚度為1000?～2μm。
6.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：所述的多晶硅層構成所述超高壓電阻的主體部分，所述的多晶硅層為摻雜的多晶硅。
7.如權利要求1所述的超高壓電阻的工藝方法，其特征在于：采用回刻蝕工藝去除所述半導體襯底的表面多余的多...
【專利技術屬性】
技術研發人員：蔡瑩，金鋒，朱兆強，王俊杰，
申請(專利權)人：上海華虹宏力半導體制造有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。