【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及半導(dǎo)體，特別涉及邏輯電路，具體是指一種三進(jìn)制譯碼器。
技術(shù)介紹
1、具有譯碼功能的邏輯電路稱為譯碼器，它能將具有特定含義的輸入信號（代碼）轉(zhuǎn)換成對應(yīng)的輸出信號。
2、目前市面上最常見的譯碼器為二進(jìn)制譯碼器，原理如圖1所示，其將每個二進(jìn)制代碼和一個輸出端對應(yīng)起來，即對應(yīng)每個二進(jìn)制代碼，只有一個輸出端為有效電平，其他輸出為無效電平。將n位二進(jìn)制代碼譯成2n個高低電平信號，稱為n線—2n線譯碼器。如n=3則可譯2n=8個高低電平信號，稱為3線—8線譯碼器。
3、但二進(jìn)制譯碼器存在輸出端較少的問題，如果，需要增加輸出端則需要相應(yīng)增加輸入端，這增加了二進(jìn)制譯碼器輸入信號的位數(shù)，不易應(yīng)用。
4、如何提供一種能夠在不增加甚至減少輸入端的情況下獲得更多的輸出信號的譯碼器成為本領(lǐng)域亟待解決的問題。
技術(shù)實現(xiàn)思路
1、本專利技術(shù)的目的是克服了上述現(xiàn)有技術(shù)中的缺點，提供一種可以在減少輸入端的情況下獲得更多的輸出信號的三進(jìn)制譯碼器。
2、為了實現(xiàn)上述的目的，本專利技術(shù)的三進(jìn)制譯碼器具有如下構(gòu)成：
3、該三進(jìn)制譯碼器包括n個譯碼器輸入端，以及n3個譯碼器輸出端，n為大于等于1的自然數(shù)，還包括使能端e，以及正電源vdd、負(fù)電源gnd；所述的譯碼器輸入端輸入三進(jìn)制輸入信號，該三進(jìn)制輸入信號包括高、低、懸空三種狀態(tài)；
4、每一個所述的譯碼器輸入端均連接有對應(yīng)的輸入端邏輯電路，每個輸入端邏輯電路均連接所述的正電源vdd和負(fù)電源gn
5、該三進(jìn)制譯碼器中，所述的輸入端邏輯電路中，輸入端根據(jù)不同的輸入信號連接正電源vdd、負(fù)電源gnd或懸空，輸入端經(jīng)輸入電阻r0后的輸入的電壓v0連接兩個比較器op1和op2的正向輸入端，輸入電壓v0還通過分壓電阻r2連接正電源vdd，輸入電壓v0還通過分壓電阻r3連接負(fù)電源gnd，該正電源vdd與負(fù)電源gnd還順序連接有分壓電阻r4、r5、r6、r7，所述比較器op1的反向輸入端連接于所述的分壓電阻r4、r5之間，所述比較器op2的反向輸入端連接于所述的分壓電阻r6、r7之間，所述分壓電阻r2~r7的阻值相同，所述的比較器op1的輸出端一路通過一個非門連接第一及第三與門的輸入端，該比較器op1的輸出端另一路連接第二與門的輸入端，所述的比較器op2的輸出端一路通過非門連接所述第一與門的輸入端，該比較器op2的輸出端另一路連接第二及第三與門的輸入端；所述第一、第二、第三與門的輸出端為所述的三路高低電平信號輸出端b0、b1、b2。
6、該三進(jìn)制譯碼器中，所述輸入電阻r0的阻值為50ω，所述的分壓電阻r2~r7的阻值均為500kω。
7、該三進(jìn)制譯碼器還包括n3個輸出端與門，每個輸出端與門的輸出端為所述的譯碼器輸出端y，每一路所述的高低電平信號輸出端分別連接連個所述的輸出端與門的輸入端，且所述的使能端e連接每個所述的輸出端與門的輸入端。
8、采用了該專利技術(shù)的三進(jìn)制譯碼器，包括n個譯碼器輸入端以及n3個譯碼器輸出端，譯碼器輸入端輸入三進(jìn)制輸入信號，包括高、低、懸空三種狀態(tài)；每一個所述的譯碼器輸入端均連接有對應(yīng)的輸入端邏輯電路，每個輸入端邏輯電路均具有三路高低電平信號輸出端，每一路高低電平信號輸出端都連接其對應(yīng)的三路所述的譯碼器輸出端，用以根據(jù)不同的三進(jìn)制輸入信號產(chǎn)生對應(yīng)的譯碼器輸出端信號，從而能夠在減少輸入端的情況下獲得更多的輸出信號，且本專利技術(shù)的三進(jìn)制譯碼器結(jié)構(gòu)簡單，生產(chǎn)應(yīng)用成本低廉，適用范圍也相當(dāng)廣泛。
本文檔來自技高網(wǎng)...【技術(shù)保護(hù)點】
1.一種三進(jìn)制譯碼器，其特征在于，包括N個譯碼器輸入端，以及N3個譯碼器輸出端，N為大于等于1的自然數(shù)，還包括使能端E，以及正電源VDD、負(fù)電源GND；所述的譯碼器輸入端輸入三進(jìn)制輸入信號，該三進(jìn)制輸入信號包括高、低、懸空三種狀態(tài)；
2.根據(jù)權(quán)利要求1所述的三進(jìn)制譯碼器，其特征在于，所述的輸入端邏輯電路中，輸入端根據(jù)不同的輸入信號連接正電源VDD、負(fù)電源GND或懸空，輸入端經(jīng)輸入電阻R0后的輸入的電壓V0連接兩個比較器OP1和OP2的正向輸入端，輸入電壓V0還通過分壓電阻R2連接正電源VDD，輸入電壓V0還通過分壓電阻R3連接負(fù)電源GND，該正電源VDD與負(fù)電源GND還順序連接有分壓電阻R4、R5、R6、R7，所述比較器OP1的反向輸入端連接于所述的分壓電阻R4、R5之間，所述比較器OP2的反向輸入端連接于所述的分壓電阻R6、R7之間，所述分壓電阻R2~R7的阻值相同，所述的比較器OP1的輸出端一路通過一個非門連接第一及第三與門的輸入端，該比較器OP1的輸出端另一路連接第二與門的輸入端，所述的比較器OP2的輸出端一路通過非門連接所述第一與門的輸入端，該比較器OP2的輸
3.根據(jù)權(quán)利要求2所述的三進(jìn)制譯碼器，其特征在于，所述輸入電阻R0的阻值為50Ω，所述的分壓電阻R2~R7的阻值均為500kΩ。
4.根據(jù)權(quán)利要求2所述的三進(jìn)制譯碼器，其特征在于，包括N3個輸出端與門，每個輸出端與門的輸出端為所述的譯碼器輸出端Y，每一路所述的高低電平信號輸出端分別連接連個所述的輸出端與門的輸入端，且所述的使能端E連接每個所述的輸出端與門的輸入端。
...【技術(shù)特征摘要】
1.一種三進(jìn)制譯碼器，其特征在于，包括n個譯碼器輸入端，以及n3個譯碼器輸出端，n為大于等于1的自然數(shù)，還包括使能端e，以及正電源vdd、負(fù)電源gnd；所述的譯碼器輸入端輸入三進(jìn)制輸入信號，該三進(jìn)制輸入信號包括高、低、懸空三種狀態(tài)；
2.根據(jù)權(quán)利要求1所述的三進(jìn)制譯碼器，其特征在于，所述的輸入端邏輯電路中，輸入端根據(jù)不同的輸入信號連接正電源vdd、負(fù)電源gnd或懸空，輸入端經(jīng)輸入電阻r0后的輸入的電壓v0連接兩個比較器op1和op2的正向輸入端，輸入電壓v0還通過分壓電阻r2連接正電源vdd，輸入電壓v0還通過分壓電阻r3連接負(fù)電源gnd，該正電源vdd與負(fù)電源gnd還順序連接有分壓電阻r4、r5、r6、r7，所述比較器op1的反向輸入端連接于所述的分壓電阻r4、r5之間，所述比較器op2的反向輸入端連接于所述的分壓電阻r6、r...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：沈君，王昕，王鑫，顧杰，
申請(專利權(quán))人：無錫力芯微電子股份有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。