【技術實現步驟摘要】
本專利技術屬于芯片開發，具體涉及一種神經形態芯片應用系統及其可靠傳輸方法。
技術介紹
1、神經形態計算是通過神經網絡算法模型來模擬人類大腦的計算方式，類似地擁有著大量的神經元和突觸連接。這些神經元和突觸經過一定規模的數據集訓練和測試，就擁有了記憶、學習和推理的功能。神經形態芯片則是神經網絡算法的硬件化，目前大部分神經形態芯片都是采用脈沖神經網絡模型，因為脈沖神經網絡具有時空特性更加接近生物大腦的計算方式，而且以脈沖形式發放和計算的脈沖神經網絡對于硬件功耗和成本來說更加的友好。
2、目前在應用開發中使用的通信接口眾多，常見的有pcie、串口、spi、以太網等。而神經形態芯片所需的參數量巨大，僅權值這個參數就需要數個g比特的吞吐量，所以從速度和便攜角度出發，選擇以太網作為通信接口來傳遞數據更好。以太網主要有tcp和udp兩種通信方式，相比于udp通信協議，tcp協議硬件邏輯實現方式更加復雜，且tcp的數據流控制機制會導致數據帶寬的占用和一定的延遲，不適宜大量的數據傳遞。神經形態計算的應用場景通常有著大量的視頻流、音頻流和其它數據流，所以相比之下，udp協議更加適合神經形態芯片的應用開發。在神經形態計算中，數據的可靠性也是非常重要的，雖然某個神經元或者突觸不參與計算也是不影響最后結果的，但是如果是因為數據傳輸過程中，某一個數據丟失或者某一包數據丟失，就會導致后續所有的權值參數產生移位，使得部署的神經網絡和訓練后的網絡不一致，最終無法完成神經網路的計算任務。傳統udp通信在傳輸少量數據時的問題不明顯，但在面臨連續不斷的數據流
3、asic芯片像flash、adc等通常是通過mcu(微型處理器，如51、stm32等)去做驅動開發，因為此類asic芯片io數量較少，對于數據的帶寬需求也比較低，只需要微處理器去驅動就能很好的完成任務。但神經形態芯片io眾多、數據吞吐量大、高并行度和存儲空間需求量大，因此微型處理器及其可驅動的外部存儲顯然不滿足需求。
4、因此，目前神經形態芯片應用系統具有以下現有技術問題：1、目前對神經形態芯片應用系統案例較少，而傳統的其它芯片的應用案例大多采用mcu進行應用開發，mcu對于高吞吐量、高并行度的神經形態芯片來說就存在驅動力不足、存儲空間不足等問題；2、傳統的應用平臺通常只能用于應用開發，無法做到應用、測試驗證一體化；3、在應用的通信接口上，傳統的應用開發大多采用spi、uart等，這類接口通信速度慢、吞吐量低，無法實現高效數據收發，還有少部分選擇udp通信，但udp通信是不可靠傳輸，很難保證數據的完整性。
技術實現思路
1、為解決以上現有技術問題，本專利技術采用一種神經形態芯片應用系統及其可靠傳輸方法，神經形態芯片應用系統包括：udp通信接口、ddr、神經形態芯片應用部署平臺以及系統控制指令寄存器；所述udp通信接口用于接收并傳輸終端數據和ddr存儲的數據；所述ddr用于存儲udp通信接口接收的終端數據和神經形態芯片應用部署平臺的處理結果；所述神經形態芯片應用部署平臺用于讀取并處理ddr存儲的數據；所述系統控制指令寄存器用于控制udp通信接口、ddr以及神經形態芯片應用部署平臺。
2、進一步地，udp通信接口包括：phy芯片和fpga邏輯模塊；所述phy芯片用于對終端數據進行處理，并將處理得到的信號輸入fpga邏輯模塊；所述fpga邏輯模塊用于對接收的信號進行傳輸，并將傳輸結果輸入ddr存儲。
3、進一步地，fpga邏輯模塊包括：千兆傳輸模塊、ddr讀寫模塊以及接收fifo模塊；所述千兆傳輸模塊接收并傳輸phy芯片輸出的信號；所述接收fifo模塊用于接收并存儲千兆傳輸模塊的輸出數據；所述ddr讀寫模塊用于將接收fifo模塊存儲的數據寫入ddr以及讀取ddr存儲的數據。
4、進一步地，fpga邏輯模塊還包括預處理模塊和pll時鐘模塊；當phy芯片以100mbit/s速率收發時，將phy芯片輸出的信號傳輸給預處理模塊，預處理模塊根據phy芯片發射的時鐘對phy芯片輸出的信號進行預處理，并根據pll時鐘模塊發射的時鐘將預處理后的信號傳輸給千兆傳輸模塊，千兆傳輸模塊根據pll時鐘模發射的時鐘接收并傳輸預處理后的信號。
5、進一步地，千兆傳輸模塊包括：物理層、協議解析層、數據接收層以及crc模塊；物理層與協議解析層通信連接，協議解析層分別與數據接收層和crc模塊通信連接。
6、進一步地，神經形態芯片應用部署平臺包括：神經形態芯片、應用模塊、時鐘分頻模塊、驅動模塊、自動復位模塊以及芯片數據接收模塊；所述應用模塊用于從ddr中讀取需要的數據；所述神經形態芯片用于處理應用模塊輸出的數據；所述時鐘分頻模塊用于提供數據傳輸的頻率；所述驅動模塊用于配置神經形態芯片；所述自動復位模塊用于復位神經形態芯片；所述芯片數據接收模塊用于接收神經形態芯片計算的結果以及芯片運行過程中的數據。
7、進一步地，系統控制指令寄存器包括：指令/數據共享通道判斷位、操作數和核心選擇位。
8、進一步地，操作數中的第一位表示ddr寫使能，操作數中的第二位表示將數據寫入ddr，操作數中的第三位表示讀ddr的數據，操作數中的第四位表示核心開始信號。
9、一種采用上述神經形態芯片應用系統的可靠傳輸方法，包括：
10、s1、終端通過phy芯片將數據傳輸給千兆傳輸模塊；
11、s2、千兆傳輸模塊的物理層判斷輸入的數據的目的地址是否是fpga邏輯模塊的物理地址，若是，則發送物理層的輸出數據給協議解析層；否則，終止此次接收；
12、s3、協議解析層判斷物理層發送的數據的網絡類型，若屬于arp協議，則發送應答信號給終端，終端根據應答信號進行udp通信；若屬于udp協議，則分別發送協議解析層的輸出數據給數據接收層和crc模塊；
13、s4、數據接收層對協議解析層發送的數據進行處理，并將處理結果發送給接收fifo模塊；
14、s5、crc模塊計算協議解析層發送的數據的校驗碼，將校驗碼與接收fifo模塊存儲的數據的個數進行取或運算，并將取或運算結果q發送至終端；
15、s6、終端計算自身發送的數據的取或運算結果并判斷結果q與結果是否相同，如果相同，則表示數據接收層接收的數據有效；否則，終端發出數據擦除指令，并重新發送上一次發送的數據；
16、s7、fpga邏輯模塊收到擦除指令后復位接收fifo模塊。
17、進一步地，數據接收層對協議解析層發送的數據進行處理包括：設置閾值q，若協議解析層一次發送的數據包低于q個字節，則數據接收層對協議解析層發送的所有數據包進行解析，得到有效數據，將有效數據發送給接收fifo模塊；否則，數據接收層只解析協議解析層發送的第一個數據包，得到第一個數據包的有效數據，將第一個數據包的有效數據和其余數據包發送給接收fifo模塊。
18、有益效果：
本文檔來自技高網...【技術保護點】
1.一種神經形態芯片應用系統，其特征在于，包括：UDP通信接口、DDR、神經形態芯片應用部署平臺以及系統控制指令寄存器；所述UDP通信接口用于接收并傳輸終端數據和DDR存儲的數據；所述DDR用于存儲UDP通信接口接收的終端數據和神經形態芯片應用部署平臺的處理結果；所述神經形態芯片應用部署平臺用于讀取并處理DDR存儲的數據；所述系統控制指令寄存器用于控制UDP通信接口、DDR以及神經形態芯片應用部署平臺。
2.根據權利要求1所述的一種神經形態芯片應用系統，其特征在于，UDP通信接口包括：phy芯片和FPGA邏輯模塊；所述phy芯片用于對終端數據進行處理，并將處理得到的信號輸入FPGA邏輯模塊；所述FPGA邏輯模塊用于對接收的信號進行傳輸，并將傳輸結果輸入DDR存儲。
3.根據權利要求2所述的一種神經形態芯片應用系統，其特征在于，FPGA邏輯模塊包括：千兆傳輸模塊、DDR讀寫模塊以及接收FIFO模塊；所述千兆傳輸模塊接收并傳輸phy芯片輸出的信號；所述接收FIFO模塊用于接收并存儲千兆傳輸模塊的輸出數據；所述DDR讀寫模塊用于將接收FIFO模塊存儲的數據寫入D
4.根據權利要求3所述的一種神經形態芯片應用系統，其特征在于，FPGA邏輯模塊還包括預處理模塊和PLL時鐘模塊；當phy芯片以100Mbit/s速率收發時，將phy芯片輸出的信號傳輸給預處理模塊，預處理模塊根據phy芯片發射的時鐘對phy芯片輸出的信號進行預處理，并根據PLL時鐘模塊發射的時鐘將預處理后的信號傳輸給千兆傳輸模塊，千兆傳輸模塊根據PLL時鐘模發射的時鐘接收并傳輸預處理后的信號。
5.根據權利要求3所述的一種神經形態芯片應用系統，其特征在于，千兆傳輸模塊包括：物理層、協議解析層、數據接收層以及CRC模塊；物理層與協議解析層通信連接，協議解析層分別與數據接收層和CRC模塊通信連接。
6.根據權利要求1所述的一種神經形態芯片應用系統，其特征在于，神經形態芯片應用部署平臺包括：神經形態芯片、應用模塊、時鐘分頻模塊、驅動模塊、自動復位模塊以及芯片數據接收模塊；所述應用模塊用于從DDR中讀取需要的數據；所述神經形態芯片用于處理應用模塊輸出的數據；所述時鐘分頻模塊用于提供數據傳輸的頻率；所述驅動模塊用于配置神經形態芯片；所述自動復位模塊用于復位神經形態芯片；所述芯片數據接收模塊用于接收神經形態芯片計算的結果以及芯片運行過程中的數據。
7.根據權利要求1所述的一種神經形態芯片應用系統，其特征在于，系統控制指令寄存器包括：指令/數據共享通道判斷位、操作數和核心選擇位。
8.根據權利要求7所述的一種神經形態芯片應用系統，其特征在于，操作數中的第一位表示DDR寫使能，操作數中的第二位表示將數據寫入DDR，操作數中的第三位表示讀DDR的數據，操作數中的第四位表示核心開始信號。
9.一種采用如權利要求1～8任一項所述的神經形態芯片應用系統的可靠傳輸方法，其特征在于，包括：
10.根據權利要求9所述的一種可靠傳輸方法，其特征在于，數據接收層對協議解析層發送的數據進行處理包括：設置閾值q，若協議解析層一次發送的數據包低于q個字節，則數據接收層對協議解析層發送的所有數據包進行解析，得到有效數據，將有效數據發送給接收FIFO模塊；否則，數據接收層只解析協議解析層發送的第一個數據包，得到第一個數據包的有效數據，將第一個數據包的有效數據和其余數據包發送給接收FIFO模塊。
...【技術特征摘要】
1.一種神經形態芯片應用系統，其特征在于，包括：udp通信接口、ddr、神經形態芯片應用部署平臺以及系統控制指令寄存器；所述udp通信接口用于接收并傳輸終端數據和ddr存儲的數據；所述ddr用于存儲udp通信接口接收的終端數據和神經形態芯片應用部署平臺的處理結果；所述神經形態芯片應用部署平臺用于讀取并處理ddr存儲的數據；所述系統控制指令寄存器用于控制udp通信接口、ddr以及神經形態芯片應用部署平臺。
2.根據權利要求1所述的一種神經形態芯片應用系統，其特征在于，udp通信接口包括：phy芯片和fpga邏輯模塊；所述phy芯片用于對終端數據進行處理，并將處理得到的信號輸入fpga邏輯模塊；所述fpga邏輯模塊用于對接收的信號進行傳輸，并將傳輸結果輸入ddr存儲。
3.根據權利要求2所述的一種神經形態芯片應用系統，其特征在于，fpga邏輯模塊包括：千兆傳輸模塊、ddr讀寫模塊以及接收fifo模塊；所述千兆傳輸模塊接收并傳輸phy芯片輸出的信號；所述接收fifo模塊用于接收并存儲千兆傳輸模塊的輸出數據；所述ddr讀寫模塊用于將接收fifo模塊存儲的數據寫入ddr以及讀取ddr存儲的數據。
4.根據權利要求3所述的一種神經形態芯片應用系統，其特征在于，fpga邏輯模塊還包括預處理模塊和pll時鐘模塊；當phy芯片以100mbit/s速率收發時，將phy芯片輸出的信號傳輸給預處理模塊，預處理模塊根據phy芯片發射的時鐘對phy芯片輸出的信號進行預處理，并根據pll時鐘模塊發射的時鐘將預處理后的信號傳輸給千兆傳輸模塊，千兆傳輸模塊根據pll時鐘模發射的時鐘接收并傳輸預處理后的信號。
5.根據權利要求3所述的一種神經形態芯片應用系統，...
【專利技術屬性】
技術研發人員：劉強，劉益安，周莆鈞，胡紹剛，
申請(專利權)人：重慶郵電大學，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。