【技術實現步驟摘要】
本專利技術涉及用于雙倍數據讀取物理接口(physical?interface，phy)的電壓調節，且尤其涉及一種可以防止在調節后電壓提供至雙倍數據讀取物理接口的期間發生電壓下降的一電壓調節器。
技術介紹
1、雙倍數據率(doubledata?rate，ddr)電路在一時鐘信號的上升沿(rising?edge)與下降沿(falling?edge)傳送數據，如此一來，與一單一數據率電路相比，雙倍數據率電路可提供兩倍的帶寬而無需增加時鐘頻率。
2、請參照圖1，圖1為傳統的雙倍數據率物理接口電路100的不同讀取路徑的示意圖，雙倍數據率物理接口電路100包含有一數據選通(data?strobe，dqs)路徑以及多個數據讀取路徑dq0、dq1、…、dqn，數據選通路徑包含有接收器(receiver，rx)103(為簡潔起見，在圖1中標記為“rx”)，并且接收器103用以接收差動時鐘信號dqsp與dqsn并將時鐘信號輸入至一與門(and?gate)105，當一門致能信號gate_enable被輸入至與門105時，時鐘信號被輸出至數字控制延遲線(digitally?controlled?delay?line，dcdl)電路107(為簡潔起見，在圖1中標記為“dcdl”)，接著由于雙倍數據率物理接口電路100為一雙倍數據率電路，因此數字控制延遲線電路107輸出延遲后的時鐘信號至工作周期校正器(duty?cycle?corrector，dcc)109(為簡潔起見，在圖1中標記為“dcc”)以確保時鐘信號至工作周期校正器109的工作周期是
3、如圖1所示，數據讀取路徑dq0包含有決策反饋均衡(decision?feedbackequalization，dfe)接收器123(為簡潔起見，在圖1中標記為“dfe?rx”)，其中決策反饋均衡接收器123接收攜帶有采樣數據的信號dq，并被一參考電壓vref所偏置(bias)。緩沖器111所輸出的緩沖后時鐘信號被輸入至位偏斜(bit?skew)電路125，其中位偏斜電路125是一延遲元件，其可藉由一期望時序余裕(desired?timing?margin)來延遲信號并校正不同數據所導致的內在偏斜。位偏斜電路125將校正后的時鐘信號輸出至決策反饋均衡接收器123以在適當的時序采樣信號dq，數據讀取路徑dq1中的決策反饋均衡接收器133與位偏斜電路135可以類似方式來操作，為簡潔起見，在此不再重復詳細描述。
4、上述雙倍數據率物理接口電路100中的所有元件皆需要一調節后的電源供應，其中該調節后的電源供應需包含有位于某個范圍內的一電壓，該電壓通常藉由一電壓調節器來產生，而最簡形式的電壓調節器包含有一放大器，該放大器具有耦接至一金屬氧化物半導體場效晶體管(以下簡稱為晶體管)的一輸出，并且該晶體管耦接在一供應電壓與一負載之間。以下敘述以n型晶體管作為該晶體管來作為范例，但本專利技術不以此為限，在某些實施例中，p型晶體管也可作為該晶體管。負反饋回路將感測后電壓(亦即在該晶體管的漏極所產生的信號)傳送回該放大器的反相輸入端，而該放大器的非反相輸入端接收一參考電壓(例如一能隙(bandgap)電壓)，此外，一電容可并聯于負載來穩定該供應電壓。
5、為了供應足夠大的調節后電壓至雙倍數據率物理接口電路100，電容負載也需很大，該放大器會不斷地調整其輸出來使得該感測后電壓等于該能隙電壓，亦即，即使負載電流發生變化，該調節后電壓會保持在一固定值。然而，當負載電流發生較大變化時，可能會導致該調節后電壓發生變化，雙倍數據率物理接口電路100的一讀取要求(尤其是當該讀取要求橫跨多于一個的數據讀取路徑)會導致此電壓下降，而該放大器會要求某個時間量來校正負載電流的變化，亦即放大器暫態響應。
6、此外，雖然可操作數據讀取路徑中的位偏斜電路來減少傳送后的時鐘信號的任一偏斜，但在時鐘信號與數據信號(亦即讀取數據)之間仍會不匹配，在此情況中，讀取突發(read?burst)會導致該調節后的電壓的更大電壓下降，其會減少讀取余裕并使得數據不準確。
技術實現思路
1、本專利技術的目的在于藉由提供利用交錯(staggered)電流源的一電壓調節器來解決現有技術中遇到的問題，其中交錯電流源根據致能(enable)信號來產生電流，以及致能信號根據雙倍數據率物理接口電路中的延遲元件而產生。本專利技術亦提供了一輔助電壓調節器，其產生一偏壓來對交錯電流源進行偏置操作，其中偏置電流根據跟隨(track?with)雙倍數據率物理接口電路的一延遲元件的制程工藝、電壓與溫度(process，voltage，andtemperature，pvt)變化而改變的一參考電流而產生，并跟隨輸入至雙倍數據率物理接口電路的一時鐘信號的頻率變化而改變。
2、根據本專利技術一實施例，提供了一種電壓調節器，該電壓調節器用以提供一調節后電壓給一雙倍數據率物理接口，該雙倍數據率物理接口包含有一時鐘路徑以及多個數據讀取路徑，該時鐘路徑包含有多個延遲元件以供分別接收一時鐘信號并產生一延遲后時鐘信號，該多個數據讀取路徑的每一個數據讀取路徑包含有一位偏斜電路，該電壓調節器包含有一放大器、一第一晶體管、至少一第二晶體管、一負載以及一負載電容。放大器用以在一第一輸入端接收一能隙電壓，并產生一輸出電壓。第一晶體管具有耦接于輸出電壓的一第一端、耦接于一供應電壓的一第二端以及耦接于放大器的一第二輸入端的一第三端。至少一第二晶體管用以因應一第一致能信號來產生一第一電流，其中至少一第二晶體管并聯于第一晶體管并具有耦接于一偏壓的一第一端、耦接于供應電壓的一第二端、以及耦接于至少一第二晶體管的第二端與一電源供應的一第一開關，以及第一開關因應第一致能信號而關閉。負載耦接于第一晶體管的第三端以及第二晶體管的一三端，并且用以產生調節后電壓。負載電容并聯于負載，并且耦接于地。此外，第一致能信號藉由將一門致能信號輸入至一第一延遲電路而產生，以及第一延遲電路對應于多個延遲元件的第一延遲元件。
3、由于輔助電壓調節器所產生的電壓可跟隨制程工藝、電壓與溫度變化以及頻率變化而改變，因此交錯電流源的大小也可跟隨制程工藝、電壓與溫度變化以及頻率變化而改變，其可改善雙倍數據率物理接口電路的數據信號與時鐘信號之間的時序余裕。
本文檔來自技高網...【技術保護點】
1.一種電壓調節器，用以提供調節后電壓給雙倍數據率物理接口，該雙倍數據率物理接口包含有時鐘路徑以及多個數據讀取路徑，該時鐘路徑包含有多個延遲元件以供分別接收時鐘信號并產生延遲后時鐘信號，該多個數據讀取路徑的每一個數據讀取路徑包含有位偏斜電路，該電壓調節器包含有：
2.如權利要求1所述的電壓調節器，還包含有：
3.如權利要求2所述的電壓調節器，其中該第一延遲元件是該雙倍數據率物理接口的邏輯電路，該第二延遲元件是該雙倍數據率物理接口的數字控制延遲線電路，以及該第三延遲元件是該雙倍數據率物理接口的工作周期校正器。
4.如權利要求2所述的電壓調節器，其中該偏壓藉由輔助電壓調節器來產生，以及該輔助電壓調節器包含有：
5.如權利要求4所述的電壓調節器，其中該第一電流、該第二電流以及該第三電流皆為該參考電流的倍數。
6.如權利要求5所述的電壓調節器，其中該第一電流的大小、該第二電流的大小以及該第三電流的大小藉由為該雙倍數據率物理接口進行該多個數據讀取路徑的模擬而決定。
7.如權利要求1所述的電壓調節器，其中該電壓調節器是芯
...【技術特征摘要】
1.一種電壓調節器，用以提供調節后電壓給雙倍數據率物理接口，該雙倍數據率物理接口包含有時鐘路徑以及多個數據讀取路徑，該時鐘路徑包含有多個延遲元件以供分別接收時鐘信號并產生延遲后時鐘信號，該多個數據讀取路徑的每一個數據讀取路徑包含有位偏斜電路，該電壓調節器包含有：
2.如權利要求1所述的電壓調節器，還包含有：
3.如權利要求2所述的電壓調節器，其中該第一延遲元件是該雙倍數據率物理接口的邏輯電路，該第二延遲元件是該雙倍數據率物理接口的數字控制延遲線電路，以及該第三延遲元件是該雙倍數...
【專利技術屬性】
技術研發人員：西瓦拉瑪克里希南·薩伯拉馬尼恩，侯賽因瓦利·謝克，埃斯瓦爾·雷迪，
申請(專利權)人：智原科技股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。