【技術實現(xiàn)步驟摘要】
本專利技術涉及集成電路，具體說是一種關斷電流為零的高速電平移位電路。
技術介紹
1、在高壓直流轉直流芯片中，不管是升壓還是降壓，芯片內的邏輯信號需要從低電壓域傳遞到高電壓域，為此需要電平移位電路。目前，傳統(tǒng)的電平移位電路的延時時間長，在高位功率管關斷狀態(tài)下，仍然有電流，功耗高。
技術實現(xiàn)思路
1、本專利技術要解決的技術問題是提供一種關斷電流為零的高速電平移位電路，該電平移位電路的相應速度快，關斷電流為零。
2、為解決上述問題，提供以下技術方案：
3、本專利技術的關斷電流為零的高速電平移位電路的特點是包括輸入信號單元和輸出信號單元。所述輸出信號單元含有一端與輸出信號的電源vbst相連的電阻r1，電阻r1的另一端為a點，a點與高電壓域相對地的電壓vsw適配連接，a點分別與電流鏡一的輸出部、nmos管m4的漏級和緩沖器buf的輸入端相連，緩沖器buf的輸出端與反相器inv3的輸入端相連，反相器inv3的輸出端輸出信號out_bst；所述電流鏡一的輸入部與nmos管m5的漏級相連，nmos管m5源級與電阻r3的一端相連，電阻r3的另一端與nmos管m11的漏級相連，nmos管m11的源級接地。所述nmos管m4的源級與電流鏡二的輸出部相連；所述輸入信號單元含有反相器inv1和反相器inv2，輸入信號單元的輸入信號in_vdd與反相器inv1的輸入端相連，反相器inv1的輸出端分別與沖息觸發(fā)電路one?shot的輸入端和反相器inv2的輸入端相連，沖息觸發(fā)電路one?
4、其中，所述a點與nmos管m1的漏極相連，nmos管m1的源極和柵極均與電壓vsw相連。
5、所述電流鏡一含有pmos管m2和pmos管m3，所述pmos管m2和pmos管m3的源極均與所述電源vbst相連，pmos管m3的柵極與其漏極和pmos管m2的柵極相連，pmos管m2的漏極為電流鏡一的輸出部，pmos管m3的漏極為電流鏡一的輸入部。
6、所述電流鏡二含有nmos管m8、nmos管m9和用作開關的nmos管m7；所述nmos管m7的漏極與電阻r2的一端相連，電阻r2的另一端接電源vdd，所述反相器inv2的輸出端與nmos管m7的柵極相連；所述nmos管m7的源極分別與nmos管m8的漏極相連，nmos管m8的柵極分別與其漏極和nmos管m9的柵極相連，nmos管m8的源極和nmos管m9的源極接地，nmos管m9漏極為所述電流鏡二的輸出部。
7、所述nmos管m8的柵極與nmos管m10的漏極相連，nmos管m10的源極接地，所述反相器inv1的輸出端與nmos管m10柵極相連。
8、所述nmos管m4的源極與nmos管m6的漏極相連，nmos管m6的源極接地，所述反相器inv1的輸出端與nmos管m6的柵極相連。
9、所述nmos管m4和nmos管m5均高壓管。
10、采取以上方案，具有以下優(yōu)點：
11、由于本專利技術的關斷電流為零的高速電平移位電路的在輸入信號in_vdd為高時，反相器inv2的輸出也為高，電流鏡二工作，流過電阻r1的電流，為電阻r1與電流鏡二中限流電阻的阻值關系，通過適當設置電阻r1和r2的值，當in_vdd由低變高時，可迅速將a點電壓拉低，使輸出信號out_bst變?yōu)関bst，即邏輯高電平，實現(xiàn)低轉高的快速相應。當in_vdd由高變低時，反相器inv1的輸出為高，沖息觸發(fā)電路one?shot產生高脈沖信號，通過電流鏡一產生大電流，迅速a點電壓拉升至高電壓，輸出信號out_bst變?yōu)関sw，即邏輯低電平，實現(xiàn)高轉低的快速相應。當in_vdd持續(xù)為低時，沖息觸發(fā)電路one?shot輸出脈沖停止，nmos管m11的電流為零，由于上拉電阻r1作用，out_bst仍為vsw，即邏輯低電平實現(xiàn)關斷電流為零。
本文檔來自技高網...【技術保護點】
1.一種關斷電流為零的高速電平移位電路，其特征在于，包括輸入信號單元和輸出信號單元；所述輸出信號單元含有一端與輸出信號的電源VBST相連的電阻R1，電阻R1的另一端為A點，A點與高電壓域相對地的電壓VSW適配連接，A點分別與電流鏡一的輸出部、NMOS管M4的漏級和緩沖器Buf的輸入端相連，緩沖器Buf的輸出端與反相器INV3的輸入端相連，反相器INV3的輸出端輸出信號OUT_BST；所述電流鏡一的輸入部與NMOS管M5的漏級相連，NMOS管M5源級與電阻R3的一端相連，電阻R3的另一端與NMOS管M11的漏級相連，NMOS管M11的源級接地；所述NMOS管M4的源級與電流鏡二的輸出部相連；所述輸入信號單元含有反相器INV1和反相器INV2，輸入信號單元的輸入信號IN_VDD與反相器INV1的輸入端相連，反相器INV1的輸出端分別與沖息觸發(fā)電路One?shot的輸入端和反相器INV2的輸入端相連，沖息觸發(fā)電路One?shot的輸出端分別與所述NMOS管M5和NMOS管M11的柵極相連；所述反相器INV2的輸出端與分別與所述NMOS管M4的柵極和電流鏡二的開關相連，當輸入信號IN_V
2.如權利要求1所述的關斷電流為零的高速電平移位電路，其特征在于，所述A點與NMOS管M1的漏極相連，NMOS管M1的源極和柵極均與電壓VSW相連。
3.如權利要求1所述的關斷電流為零的高速電平移位電路，其特征在于，所述電流鏡一含有PMOS管M2和PMOS管M3，所述PMOS管M2和PMOS管M3的源極均與所述電源VBST相連，PMOS管M3的柵極與其漏極和PMOS管M2的柵極相連，PMOS管M2的漏極為電流鏡一的輸出部，PMOS管M3的漏極為電流鏡一的輸入部。
4.如權利要求1所述的關斷電流為零的高速電平移位電路，其特征在于，所述電流鏡二含有NMOS管M8、NMOS管M9和用作開關的NMOS管M7；所述NMOS管M7的漏極與電阻R2的一端相連，電阻R2的另一端接電源VDD，所述反相器INV2的輸出端與NMOS管M7的柵極相連；所述NMOS管M7的源極分別與NMOS管M8的漏極相連，NMOS管M8的柵極分別與其漏極和NMOS管M9的柵極相連，NMOS管M8的源極和NMOS管M9的源極接地，NMOS管M9漏極為所述電流鏡二的輸出部。
5.如權利要求4所述的關斷電流為零的高速電平移位電路，其特征在于，所述NMOS管M8的柵極與NMOS管M10的漏極相連，NMOS管M10的源極接地，所述反相器INV1的輸出端與NMOS管M10柵極相連。
6.如權利要求1所述的關斷電流為零的高速電平移位電路，其特征在于，所述NMOS管M4的源極與NMOS管M6的漏極相連，NMOS管M6的源極接地，所述反相器INV1的輸出端與NMOS管M6的柵極相連。
7.如權利要求1所述的關斷電流為零的高速電平移位電路，其特征在于，所述NMOS管M4和NMOS管M5均高壓管。
...【技術特征摘要】
1.一種關斷電流為零的高速電平移位電路，其特征在于，包括輸入信號單元和輸出信號單元；所述輸出信號單元含有一端與輸出信號的電源vbst相連的電阻r1，電阻r1的另一端為a點，a點與高電壓域相對地的電壓vsw適配連接，a點分別與電流鏡一的輸出部、nmos管m4的漏級和緩沖器buf的輸入端相連，緩沖器buf的輸出端與反相器inv3的輸入端相連，反相器inv3的輸出端輸出信號out_bst；所述電流鏡一的輸入部與nmos管m5的漏級相連，nmos管m5源級與電阻r3的一端相連，電阻r3的另一端與nmos管m11的漏級相連，nmos管m11的源級接地；所述nmos管m4的源級與電流鏡二的輸出部相連；所述輸入信號單元含有反相器inv1和反相器inv2，輸入信號單元的輸入信號in_vdd與反相器inv1的輸入端相連，反相器inv1的輸出端分別與沖息觸發(fā)電路one?shot的輸入端和反相器inv2的輸入端相連，沖息觸發(fā)電路one?shot的輸出端分別與所述nmos管m5和nmos管m11的柵極相連；所述反相器inv2的輸出端與分別與所述nmos管m4的柵極和電流鏡二的開關相連，當輸入信號in_vdd為高電平時，電流鏡二啟動，當輸入信號in_vdd為低電平時，電流鏡二停止。
2.如權利要求1所述的關斷電流為零的高速電平移位電路，其特征在于，所述a點與nmos管m1的漏極相連，nmos管m1的源極和柵極均與電壓vsw相連。
3.如權利要求1所述的關斷電流為零的高速電平移位電路，其...
【專利技術屬性】
技術研發(fā)人員：謝凌寒，張云，幸仁松，丁正杰，刁乙靜，
申請(專利權)人：無錫力芯微電子股份有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。