提高功率ＭＯＳ場效應管擊穿電壓的方法技術

本發明專利技術提供一種提高功率ＭＯＳ場效應管擊穿電壓的方法，所述方法包括以下步驟：在功率ＭＯＳ場效應管的襯底內刻蝕形成第一淺溝槽；在第一淺溝槽內淀積第一氧化層；在第一氧化層內刻蝕形成多個第二淺溝槽；在襯底和第一氧化層上形成兩個多晶硅柵極，再在兩個多晶硅柵極外側的襯底表面進行離子注入，形成第一有源區和第二有源區；在多晶硅柵極上淀積第二氧化層；在第二氧化層上制作場板。本發明專利技術不但消除了功率ＭＯＳ場效應管內的多晶硅在生長過程中所形成的夾角，而且分散了功率ＭＯＳ場效應管表面的電場強度，最大限度的減小了功率ＭＯＳ場效應管表面的電場強度，提高了功率ＭＯＳ場效應管的擊穿電壓。

【技術實現步驟摘要】

本專利技術涉及半導體制造領域，尤其涉及一種提高功率MOS場效應管擊穿電壓的方 法。
技術介紹
功率MOS場效應管使用已有多年歷史，其設計和制造方法一直在持續的改進。MOS 英文全稱為Metal-Oxide-Semiconductor即金屬_氧化物_半導體，確切的說，這個名字描 述了集成電路中功率MOS場效應管的結構，S卩在一定結構的半導體器件上，加上二氧化硅 和金屬。從結構上說，MOS管可以分為增強型(E型)和耗盡型(D型)，功率MOS場效應管 效應管一般有3個電極源(source)極、漏(drain)極和柵(gate)極，功率MOS場效應管 形成的電路通稱為MOS電路，但又有不同，PM0S邏輯電路稱為PM0S電路，NM0S邏輯電路稱 為NM0S電路，PM0S和NM0S共同組成的邏輯電路稱為CMOS集成電路，MOS和BJT(Bipolar Junction Transistor雙極結型晶體管)組成的電路稱為Bi-CMOS集成電路。由于功率MOS 場效應管靜態功耗幾乎為O，所有的功耗都集中在開關轉換的過程中，因此相對BJT而言， 功率MOS場效應管的功耗更低。因此，在現代工業設計中，功率MOS場效應管主要用于數字 邏輯電路中實現開關邏輯(0、l邏輯)。從性能上，功率MOS場效應管主要是朝著低導通電 阻(Rdson)、高耐壓、高頻率的方向發展。 終端保護結構是功率MOS場效應管設計的一個非常重要的環節。功率MOS場效應 管，工作時需要承受較高的反向電壓，位于器件中間有源區的各并聯單胞陣列間的表面電 位大致相同，而位于有源區邊緣(即終端)的單胞與襯底表面的電位卻相差很大，往往引起 外圈單胞的表面電場過于集中從而造成器件的邊緣被擊穿。因此，需要在單胞陣列的外圈 增加終端保護結構，減小終端電場密度，起到提高功率MOS場效應管耐壓的作用，一般采用 的終端保護結構為場板。 圖1是現有技術功率MOS場效應管的結構示意圖，圖中只給出了功率MOS場效應 管左側的結構示意圖，功率MOS場效應管的制作步驟如下在功率MOS場效應管的襯底10 上生長第一氧化層12，并對第一氧化層12進行刻蝕，以便進行有源區的制備；在第一氧化 層12上形成兩個多晶硅柵極，多晶硅柵極由柵氧化層13和多晶硅層14組成，再在兩個多 晶硅柵極的外側進行離子注入，形成兩個有源區11 (圖中只示其一 )；在多晶硅層14上生 長第二氧化層15 ;在第二氧化層15上制作場板16。現有技術中，第一氧化層的制備工藝對 器件性能的影響很大，因為在多晶硅柵從有源區11過渡到第一氧化層12時會在過渡區55 形成夾角，從而使電場集中處成為擊穿點，更為糟糕的是當擊穿發生在夾角時，電子很容易 注入到柵氧(即第二氧化層15)中，對器件的可靠性造成很大影響，增大這一夾角(相當于 減小第一氧化層的尖角)可以減弱電場的集中，但是刻蝕第一氧化層并控制其尖角的工藝 相當困難甚至不可實現。
技術實現思路
為了解決現有技術中存在的M0S場效應內多晶硅存在夾角導致MOS場效應易被擊 穿的問題，本專利技術提供一種提高MOS場效應擊穿電壓的方法。 為了實現上述目的，本專利技術提出一種提高功率MOS場效應管擊穿電壓的方法，所述方法包括以下步驟在所述功率MOS場效應管的襯底內刻蝕形成第一淺溝槽；在所述第一淺溝槽內淀積第一氧化層，并對所述第一氧化層進行刻蝕和研磨，去除所述襯底上的所述第一氧化層；在所述第一氧化層內刻蝕形成多個第二淺溝槽；在所述襯底和所述第一氧化層上形成兩個多晶硅柵極，再以所述多晶硅柵極為阻擋層在兩個所述多晶硅柵極外側的襯底表面進行離子注入，形成第一有源區和第二有源區；在所述多晶硅柵極上淀積第二氧化層；在所述第二氧化層上制作場板。 可選的，所述第一氧化層為氧化硅層。 可選的，所述第二氧化層為氧化硅層。 可選的，所述多晶硅柵極由第三氧化層和多晶硅層組成。 可選的，所述第三氧化層為氧化硅層。 可選的，所述研磨為化學機械研磨。 可選的，所述第二淺溝槽的深度是所述第一淺溝槽深度的一半。 本專利技術一種提高功率MOS場效應管擊穿電壓的方法的有益技術效果為本專利技術提供的功率MOS場效應管，將第一氧化層設計于功率MOS場效應管的襯底內，消除了現有技術中的場板內多晶硅所形成的夾角，降低了功率MOS場效應管表面的電場強度；另外，本專利技術在第一氧化層內刻蝕出多個淺溝槽，分散了功率MOS場效應管表面的電場，保護了功率MOS場效應管的柵氧化層，提高了功率MOS場效應管的擊穿電壓。附圖說明 圖1為現有技術中功率MOS場效應管的結構示意圖； 圖2為本專利技術提高功率MOS場效應管擊穿電壓的方法的功率MOS場效應管的第一 實施例的結構示意圖； 圖3為本專利技術提高功率MOS場效應管擊穿電壓的方法的流程圖； 圖4為本專利技術提高功率M0S場效應管擊穿電壓的方法的功率M0S場效應管的第二實施例的結構示意圖。具體實施例方式下面結合附圖對本專利技術做進一步的說明。 由于在現有技術中的功率MOS場效應管的場板中，存在一多晶硅層形成的夾角， 夾角的存在會吸引更多的電場聚集，增大夾角處的電場強度，使得功率MOS場效應管易被 擊穿，為了解決這一 問題，本專利技術提出 一種提高功率MOS場效應管擊穿電壓的方法，請參考 圖2，從圖上可以看到，第一氧化層12完全位于襯底10內，兩個有源區11位于靠近第一氧 化層12兩側的襯底10內，兩個多晶硅柵極形成于襯底10和第一氧化層12上，第二氧化層 15淀積于多晶硅柵和第一氧化層12上，場板16制作于第二氧化層15上，多晶硅柵極由第 三氧化層13和多晶硅層14組成，第三氧化層13即柵氧化層位于襯底10和第一氧化層12上，多晶硅層14位于第三氧化層13上。這種設計將第一氧化層12設計于功率M0S場效應 管的襯底10內，從而消除了現有技術中的場板內多晶硅所形成的夾角，同時也避免了在夾 角處所積累的電場，然而，這樣一種設計還存在另一問題。在對第一氧化層表面進行研磨過 程中，現有研磨技術往往會導致研磨后的第一氧化層的中心略低于兩端，即第一氧化層的 中心會存在輕微的塌陷，這種現象依舊有可能會導致電場在第一氧化層的中心聚集，從而 在第一氧化層中心處產生較強的電場，容易破壞柵氧化層。 為了克服上述缺點，本專利技術在原有的基礎上做了改進，請參考圖3，圖3為本專利技術 提高功率M0S場效應管擊穿電壓的方法的流程圖，具體的步驟如下 步驟31 :在所述功率M0S場效應管的襯底內刻蝕形成第一淺溝槽，所述刻蝕方法 為各向異性刻蝕，刻蝕溶液可以選擇氫氟酸，目的是形成垂直側壁的淺溝槽，通常側壁與襯 底表面呈88度，刻蝕深度范圍為1納米至10微米之間，具體大小視實際情況而定； 步驟32 :在所述第一淺溝槽內淀積第一氧化層，并對所述第一氧化層進行刻蝕和 研磨，去除所述襯底上的所述第一氧化層，所述第一氧化層為氧化硅層，研磨為化學機械研 磨，在經過刻蝕和研磨之后，完全填滿淺溝槽的氧化硅層的表面在溝槽邊緣和襯底表面是 齊平的，避免了后續淀積多晶硅層的夾角的出現，使電場不在柵氧化層附件集中，對柵氧化 層起到保護作用； 步驟33 :在所述第一氧化層內刻蝕形成多個第二淺溝槽，刻蝕為各項異性刻蝕， 目的也是形成垂直側壁的淺溝槽，通常側壁與襯底表面呈88度，刻蝕只在第一氧化層內，本文檔來自技高網...

【技術保護點】
一種提高功率ＭＯＳ場效應管擊穿電壓的方法，其特征在于，包括以下步驟：　　　　在所述功率ＭＯＳ場效應管的襯底內刻蝕形成第一淺溝槽；　　　　在所述第一淺溝槽內淀積第一氧化層，并對所述第一氧化層進行刻蝕和研磨，去除所述襯底上的所述第一氧化層；在所述第一氧化層內刻蝕形成多個第二淺溝槽；　　　　在所述襯底和所述第一氧化層上形成兩個多晶硅柵極，再以所述多晶硅柵極為阻擋層在兩個所述多晶硅柵極外側的襯底表面進行離子注入，形成第一有源區和第二有源區；　　　　在所述多晶硅柵極上淀積第二氧化層；　　　　在所述第二氧化層上制作場板。

【技術特征摘要】

【專利技術屬性】
技術研發人員：吳小利，許丹，
申請(專利權)人：上海宏力半導體制造有限公司，
類型：發明
國別省市：31[中國|上海]