【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及半導(dǎo)體制造，具體涉及一種屏蔽柵溝槽mosfet及其制造方法。
技術(shù)介紹
1、sgt(shielded?gate?trench，屏蔽柵溝槽)mosfet是一種新型的功率半導(dǎo)體器件，具有寄生電容小、開關(guān)速度快、功率損耗低等優(yōu)點，是當(dāng)前中低壓應(yīng)用領(lǐng)域的主流功率器件。在sgt工藝中，sgt根據(jù)工藝分為上下(udsgt)和左右(lrsgt)兩種結(jié)構(gòu)，上下結(jié)構(gòu)是第一多晶硅和第二多晶硅在溝槽內(nèi)呈上下關(guān)系分布，左右結(jié)構(gòu)為第一多晶硅和第二多晶硅在溝槽內(nèi)呈左右關(guān)系。
2、如圖1至圖3所示，目前l(fā)rsgt在第一多晶硅刻蝕后，采用刻蝕工藝將第一多晶硅側(cè)壁介質(zhì)層去除，側(cè)壁氧化層去除后，第一多晶硅和襯底硅側(cè)壁均無介質(zhì)層保護(hù)；柵介質(zhì)層和第二多晶硅形成后，第一多晶硅和第二多晶硅之間只有柵介質(zhì)層進(jìn)行隔離，柵介質(zhì)層厚度收到限制，器件柵源擊穿的可靠性低。
技術(shù)實現(xiàn)思路
1、有鑒于此，本專利技術(shù)提供一種屏蔽柵溝槽mosfet及其制造方法，用以保護(hù)第一多晶硅和襯底硅側(cè)壁不被氧化，保證第一多晶硅兩側(cè)較厚介質(zhì)層，提升器件柵源擊穿的可靠性。
2、本專利技術(shù)提供一種屏蔽柵溝槽mosfet的制作方法，包括以下步驟：
3、步驟一、提供襯底，所述襯底表面形成有外延層；
4、步驟二、在所述外延層上形成圖案化的硬質(zhì)掩膜結(jié)構(gòu)，并在所述硬質(zhì)掩膜結(jié)構(gòu)側(cè)壁形成側(cè)墻；
5、步驟三、以所述硬質(zhì)掩膜結(jié)構(gòu)和所述側(cè)墻為掩膜，對所述外延層進(jìn)行刻蝕，在所述外延層中形成溝槽；
6
7、步驟五、淀積第一多晶硅將所述間隙區(qū)完全填充，并回刻所述第一多晶硅至高于所述側(cè)墻底部的位置；
8、步驟六、刻蝕去除所述側(cè)墻和位于所述側(cè)墻下方的部分所述介質(zhì)層；
9、步驟七、刻蝕所述第一多晶硅至所述溝槽表面，在溝槽中刻蝕去除所述部分所述介質(zhì)層的位置依次形成柵氧化層和第二多晶硅，所述柵氧化層和所述介質(zhì)層共同構(gòu)成所述第一多晶硅和所述第二多晶硅間的隔離介質(zhì)層；
10、步驟八、以所述溝槽為掩膜，對所述外延層進(jìn)行雜質(zhì)離子注入形成阱區(qū)和源區(qū)；
11、步驟九、淀積層間膜并刻蝕形成接觸孔；
12、步驟十、正面金屬化、背面減薄及金屬化，形成最終器件。
13、優(yōu)選地，步驟一中所述襯底為硅襯底。
14、優(yōu)選地，步驟二中所述硬質(zhì)掩膜結(jié)構(gòu)為三層的疊層結(jié)構(gòu)。
15、優(yōu)選地，所述硬質(zhì)掩膜結(jié)構(gòu)的第二層的材料為氮化硅。
16、優(yōu)選地，步驟二中所述側(cè)墻用于定義第二多晶硅寬度，保證所述第一多晶硅兩側(cè)較厚介質(zhì)層。
17、優(yōu)選地，步驟四中所述介質(zhì)層為氧化層，采用氧化工藝形成。
18、優(yōu)選地，步驟六中利用所述第一多晶硅為阻擋層，刻蝕所述介質(zhì)層，從而保證所述第一多晶硅兩側(cè)較厚介質(zhì)層。
19、優(yōu)選地，步驟七還包括去除所述硬質(zhì)掩膜結(jié)構(gòu)。
20、本專利技術(shù)還提供一種屏蔽柵溝槽mosfet，包括：
21、襯底；形成于所述襯底表面的外延層；
22、形成于所述外延層中的溝槽、阱區(qū)和源區(qū)；
23、形成于所述溝槽中的介質(zhì)層、第一多晶硅、柵氧化層和第二多晶硅；所述第一多晶硅和所述第二多晶硅呈左右關(guān)系，所述第二多晶硅與所述第一多晶硅由所述柵氧化層和所述介質(zhì)層隔離開來；
24、形成于所述外延層上方的層間膜和接觸孔；以及
25、正面金屬和背面金屬。
26、優(yōu)選地，所述第一多晶硅兩側(cè)的介質(zhì)層較厚，所述柵氧化層較薄。
27、本專利技術(shù)通過引入側(cè)墻來定義第二多晶硅填充寬度；在側(cè)墻去除后，以第一多晶硅頂部區(qū)域做阻擋層，刻蝕介質(zhì)層，形成柵氧化層和第二多晶硅，第二多晶硅與第一多晶硅之間由柵氧化層和介質(zhì)層進(jìn)行隔離，從而保證第一多晶硅兩側(cè)形成較厚介質(zhì)層，提升了器件可靠性。
本文檔來自技高網(wǎng)...【技術(shù)保護(hù)點】
1.一種屏蔽柵溝槽MOSFET的制作方法，其特征在于，包括以下步驟：
2.根據(jù)權(quán)利要求1所述的屏蔽柵溝槽MOSFET的制作方法，其特征在于，步驟一中所述襯底為硅襯底。
3.根據(jù)權(quán)利要求1所述的屏蔽柵溝槽MOSFET的制作方法，其特征在于，步驟二中所述硬質(zhì)掩膜結(jié)構(gòu)為三層的疊層結(jié)構(gòu)。
4.根據(jù)權(quán)利要求3所述的屏蔽柵溝槽MOSFET的制作方法，其特征在于，所述硬質(zhì)掩膜結(jié)構(gòu)的第二層的材料為氮化硅。
5.根據(jù)權(quán)利要求1所述的屏蔽柵溝槽MOSFET的制作方法，其特征在于，步驟二中所述側(cè)墻用于定義第二多晶硅寬度，保證所述第一多晶硅兩側(cè)較厚介質(zhì)層。
6.根據(jù)權(quán)利要求1所述的屏蔽柵溝槽MOSFET的制作方法，其特征在于，步驟四中所述介質(zhì)層為氧化層，采用氧化工藝形成。
7.根據(jù)權(quán)利要求1所述的屏蔽柵溝槽MOSFET的制作方法，其特征在于，步驟六中利用所述第一多晶硅為阻擋層，刻蝕所述介質(zhì)層，從而保證所述第一多晶硅兩側(cè)較厚介質(zhì)層。
8.根據(jù)權(quán)利要求1所述的屏蔽柵溝槽MOSFET的制作方法，其特征在于，步驟七還包括去除所述
9.一種采用權(quán)利要求1至8中任一項所述屏蔽柵溝槽MOSFET的制作方法形成的屏蔽柵溝槽MOSFET，其特征在于，包括：
10.根據(jù)權(quán)利要求9所述的屏蔽柵溝槽MOSFET，其特征在于，所述第一多晶硅兩側(cè)的介質(zhì)層較厚，所述柵氧化層較薄。
...【技術(shù)特征摘要】
1.一種屏蔽柵溝槽mosfet的制作方法，其特征在于，包括以下步驟：
2.根據(jù)權(quán)利要求1所述的屏蔽柵溝槽mosfet的制作方法，其特征在于，步驟一中所述襯底為硅襯底。
3.根據(jù)權(quán)利要求1所述的屏蔽柵溝槽mosfet的制作方法，其特征在于，步驟二中所述硬質(zhì)掩膜結(jié)構(gòu)為三層的疊層結(jié)構(gòu)。
4.根據(jù)權(quán)利要求3所述的屏蔽柵溝槽mosfet的制作方法，其特征在于，所述硬質(zhì)掩膜結(jié)構(gòu)的第二層的材料為氮化硅。
5.根據(jù)權(quán)利要求1所述的屏蔽柵溝槽mosfet的制作方法，其特征在于，步驟二中所述側(cè)墻用于定義第二多晶硅寬度，保證所述第一多晶硅兩側(cè)較厚介質(zhì)層。
6.根據(jù)權(quán)利要求1所述的屏蔽柵溝槽...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：顏樹范，
申請(專利權(quán))人：上海華虹宏力半導(dǎo)體制造有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。