【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及半導(dǎo)體，尤其涉及一種芯片保護(hù)電路、芯片、電子設(shè)備及芯片保護(hù)方法。
技術(shù)介紹
1、rs-485總線是一種常見的串行總線標(biāo)準(zhǔn)，采用平衡發(fā)送與差分接收的方式，因其噪聲抑制能力、高效的數(shù)據(jù)傳輸速率、良好的數(shù)據(jù)傳輸可靠性、支持多個(gè)分節(jié)點(diǎn)、遠(yuǎn)距離通信、較高的信息接收靈敏度度等優(yōu)勢使其在工業(yè)領(lǐng)域廣泛應(yīng)用。
2、隨著智能電網(wǎng)建設(shè)的逐步深入，當(dāng)前部分電力現(xiàn)場環(huán)境越發(fā)復(fù)雜，對通信傳輸設(shè)備之間的數(shù)據(jù)傳輸芯片的可靠性要求越來越高。而在通信距離為幾十米到上千米的情況下，各個(gè)節(jié)點(diǎn)之間存在的高共模電壓(超過rs-485接收器的極限接收電壓)會(huì)影響數(shù)據(jù)傳輸?shù)臏?zhǔn)確性，rs-485數(shù)據(jù)通信中，溫度、電壓、電流、上電瞬間產(chǎn)生過高的脈沖等都會(huì)影響通訊性能。尤其在rs-485接口芯片上電期間，驅(qū)動(dòng)器(driver)以及接收器(receiver)的使能端呈現(xiàn)高阻態(tài)。rs-485接口芯片driver的使能端de和receiver的使能端/re是由主控制芯片的i/o控制的，主控制芯片的i/o在高阻態(tài)的漏電以及系統(tǒng)寄生參數(shù)的影響，都可能將driver的使能端de和receiver的使能端/re置于異常的邏輯電平，從而將driver或receiver錯(cuò)誤地開啟，造成錯(cuò)誤的數(shù)據(jù)傳輸。因此需要設(shè)計(jì)rs-485接口芯片的保護(hù)電路來抵消電路中寄生電容和漏電流帶來的影響。
3、傳統(tǒng)的rs-485接口芯片的保護(hù)電路采用分立元件，即在rs-485接口芯片引腳外圍單獨(dú)增加保護(hù)電路。但是，采用分立元件會(huì)成本較高，且響應(yīng)不及時(shí)。
技術(shù)
1、本專利技術(shù)旨在至少在一定程度上解決相關(guān)技術(shù)中的技術(shù)問題之一。為此，本專利技術(shù)的一個(gè)目的在于提出一種芯片保護(hù)電路，具有降低成本以及響應(yīng)及時(shí)的優(yōu)點(diǎn)。
2、根據(jù)本專利技術(shù)實(shí)施例的第一方面，提供芯片保護(hù)電路，設(shè)置于芯片內(nèi)部，包括：
3、驅(qū)動(dòng)器保護(hù)電路以及接收器保護(hù)電路；
4、其中，所述驅(qū)動(dòng)器保護(hù)電路與所述芯片的驅(qū)動(dòng)器的第一使能端連接；所述接收器保護(hù)電路與所述芯片的接收器的第二使能端連接；
5、所述驅(qū)動(dòng)器保護(hù)電路，用于控制所述第一使能端的電平，以對所述驅(qū)動(dòng)器進(jìn)行保護(hù)；
6、所述接收器保護(hù)電路，用于控制所述第二使能端的電平，以對所述接收器進(jìn)行保護(hù)。
7、在本公開的一種示例性實(shí)施例中，所述驅(qū)動(dòng)器保護(hù)電路包括：
8、第一鎖存器、第一定時(shí)器以及驅(qū)動(dòng)器保護(hù)子電路；
9、其中，所述第一鎖存器的置位端分別與所述驅(qū)動(dòng)器保護(hù)子電路的第一端以及所述第一定時(shí)器連接，所述第一定時(shí)器與控制器連接，所述第一鎖存器的復(fù)位端與分別所述驅(qū)動(dòng)器保護(hù)子電路的第二端連接以及所述驅(qū)動(dòng)器的第一使能端連接，所述第一鎖存器的輸出端與所述驅(qū)動(dòng)器保護(hù)子電路的第三端連接；
10、所述控制器，用于根據(jù)所述芯片的電源端的電壓向所述第一定時(shí)器發(fā)送第一控制指令；
11、所述第一定時(shí)器，用于根據(jù)所述第一控制指令確定所述第一鎖存器的狀態(tài)參數(shù)；
12、所述驅(qū)動(dòng)器保護(hù)子電路，用于根據(jù)所述第一鎖存器的狀態(tài)參數(shù)控制所述第一使能端的電平。
13、在本公開的一種示例性實(shí)施例中，所述驅(qū)動(dòng)器保護(hù)子電路包括第一nmos和第二nmos；其中，所述第一nmos的源級(jí)和所述第二nmos的源級(jí)與參考地連接，所述第一nmos的漏極和所述第二nmos的漏極與所述第一使能端連接，所述第一nmos的柵極分別與所述第一鎖存器的置位端以及所述第一定時(shí)器連接，所述第二nmos的柵極和所述第一鎖存器的輸出端連接；
14、所述控制器，用于在所述電壓滿足第一預(yù)設(shè)條件時(shí)，向所述第一定時(shí)器發(fā)送開啟定時(shí)的第一控制指令；
15、所述第一定時(shí)器，用于根據(jù)所述第一控制指令開啟定時(shí)，以將所述第一nmos導(dǎo)通，并將所述第一鎖存器的狀態(tài)參數(shù)設(shè)置為第一狀態(tài)參數(shù)；
16、所述第一鎖存器，用于根據(jù)所述第一狀態(tài)參數(shù)導(dǎo)通所述第二nmos，以將第一使能端的電平設(shè)置為低電平；
17、所述第一定時(shí)器，還用于在計(jì)時(shí)到達(dá)預(yù)設(shè)時(shí)長時(shí)，關(guān)斷所述第一nmos，以保持所述第一使能端的電平。
18、在本公開的一種示例性實(shí)施例中，所述第一使能端還與所述控制器連接；
19、所述控制器還用于，在所述電源端的電壓滿足第二預(yù)設(shè)條件時(shí)，向所述第一使能端發(fā)送使能信號(hào)，并在發(fā)送使能信號(hào)后，向所述第一定時(shí)器發(fā)送關(guān)閉定時(shí)的第一控制指令；
20、所述第一定時(shí)器，還用于根據(jù)所述第一控制指令將所述第一鎖存器的狀態(tài)參數(shù)設(shè)置為第二狀態(tài)參數(shù)；
21、所述第一鎖存器，用于根據(jù)所述第二狀態(tài)參數(shù)關(guān)斷所述第二nmos，以將第一使能端設(shè)置為高阻抗。
22、在本公開的一種示例性實(shí)施例中，所述控制器，還用于在所述電壓滿足第三預(yù)設(shè)條件時(shí)，對所述第一定時(shí)器進(jìn)行復(fù)位。
23、在本公開的一種示例性實(shí)施例中，所述接收器保護(hù)電路包括：
24、第二鎖存器、第二定時(shí)器以及接收器保護(hù)子電路；
25、其中，所述第二鎖存器的復(fù)位端分別與所述接收器保護(hù)子電路的第四端以及所述第二使能端連接，所述第二定時(shí)器與所述控制器連接，所述第二鎖存器的置位端分別與所述接收器保護(hù)子電路的第五端連接以及所述第二定時(shí)器連接，所述第二鎖存器的輸出端與所述驅(qū)動(dòng)器保護(hù)子電路的第六端連接；
26、所述控制器，用于根據(jù)所述電壓向所述第二定時(shí)器發(fā)送第二控制指令；
27、所述第二定時(shí)器，用于根據(jù)所述第二控制指令確定所述第二鎖存器的狀態(tài)參數(shù)；
28、所述接收器保護(hù)子電路，用于根據(jù)所述第二鎖存器的狀態(tài)參數(shù)控制所述第二使能端的電平。
29、在本公開的一種示例性實(shí)施例中，所述接收器保護(hù)子電路包括第一pmos和第二pmos，其中，所述第一pmos的源級(jí)和所述第二pmos的源級(jí)和所述電源端連接，所述第一pmos的漏極和所述第二pmos的漏極與所述第二使能端連接，所述第一pmos的柵極分別與所述第二鎖存器的置位端以及所述第二定時(shí)器連接，所述第二pmos的柵極和所述第二鎖存器的輸出端連接；
30、所述控制器，用于在所述芯片的電源端的電壓滿足第一預(yù)設(shè)條件時(shí)，向所述第二定時(shí)器發(fā)送開啟定時(shí)的第二控制指令；
31、所述第二定時(shí)器，用于根據(jù)所述第二控制指令開啟定時(shí)，以將所述第一pmos導(dǎo)通，并將所述第二鎖存器的狀態(tài)參數(shù)設(shè)置為第三狀態(tài)參數(shù)；
32、所述第二鎖存器，用于根據(jù)所述第三狀態(tài)參數(shù)導(dǎo)通所述第二pmos，以將第二使能端的電平設(shè)置為高電平；
33、所述第二定時(shí)器，還用于在計(jì)時(shí)到達(dá)預(yù)設(shè)時(shí)長時(shí)，關(guān)斷所述第一pmos，以保持所述第二使能端的電平。
34、在本公開的一種示例性實(shí)施例中，所述第二使能端還與所述控制器連接；
35、所述控制器還用于，在所述電壓滿足第二預(yù)設(shè)條件時(shí)，向所述第二使能端發(fā)送使能信號(hào)，并在發(fā)送使能信號(hào)后，向所述第二定時(shí)器發(fā)送關(guān)閉定時(shí)的第二控制指令；
36、所述第二定時(shí)器，還用于根據(jù)所述第二本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
1.一種芯片保護(hù)電路，其特征在于，設(shè)置于芯片內(nèi)部，包括：
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述驅(qū)動(dòng)器保護(hù)電路包括：
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述驅(qū)動(dòng)器保護(hù)子電路包括第一NMOS和第二NMOS；其中，所述第一NMOS的源級(jí)和所述第二NMOS的源級(jí)與參考地連接，所述第一NMOS的漏極和所述第二NMOS的漏極與所述第一使能端連接，所述第一NMOS的柵極分別與所述第一鎖存器的置位端以及所述第一定時(shí)器連接，所述第二NMOS的柵極和所述第一鎖存器的輸出端連接；
4.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述第一使能端還與所述控制器連接；
5.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述控制器，還用于在所述電壓滿足第三預(yù)設(shè)條件時(shí)，對所述第一定時(shí)器進(jìn)行復(fù)位。
6.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述接收器保護(hù)電路包括：
7.根據(jù)權(quán)利要求6所述的電路，其特征在于，所述接收器保護(hù)子電路包括第一PMOS和第二PMOS，其中，所述第一PMOS的源級(jí)和所述第二PMOS的源級(jí)和所述電源端連接，所述第一PM
8.根據(jù)權(quán)利要求7所述的電路，其特征在于，所述第二使能端還與所述控制器連接；
9.根據(jù)權(quán)利要求6所述的電路，其特征在于，所述控制器，還用于在所述電壓滿足第三預(yù)設(shè)條件時(shí)，對所述第二定時(shí)器進(jìn)行復(fù)位。
10.一種芯片，其特征在于，包括權(quán)利要求1-9任一項(xiàng)所述的芯片保護(hù)電路。
11.一種電子設(shè)備，其特征在于，包括權(quán)利要求10所述的芯片。
12.一種芯片保護(hù)方法，其特征在于，應(yīng)用于權(quán)利要求1-9任一項(xiàng)所述的芯片保護(hù)電路，所述方法包括：
...【技術(shù)特征摘要】
1.一種芯片保護(hù)電路，其特征在于，設(shè)置于芯片內(nèi)部，包括：
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述驅(qū)動(dòng)器保護(hù)電路包括：
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述驅(qū)動(dòng)器保護(hù)子電路包括第一nmos和第二nmos；其中，所述第一nmos的源級(jí)和所述第二nmos的源級(jí)與參考地連接，所述第一nmos的漏極和所述第二nmos的漏極與所述第一使能端連接，所述第一nmos的柵極分別與所述第一鎖存器的置位端以及所述第一定時(shí)器連接，所述第二nmos的柵極和所述第一鎖存器的輸出端連接；
4.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述第一使能端還與所述控制器連接；
5.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述控制器，還用于在所述電壓滿足第三預(yù)設(shè)條件時(shí)，對所述第一定時(shí)器進(jìn)行復(fù)位。
6.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述接收器保護(hù)電路包括：
7.根據(jù)權(quán)利要求...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：張艷玲，原義棟，趙天挺，秦馬力，王宇辰，侯文濤，劉放，馮建宇，
申請(專利權(quán))人：北京智芯微電子科技有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會(huì)獲得科技券。