【技術實現步驟摘要】
本專利技術涉及芯片復位，尤其涉及一種芯片復位裝置、控制方法、終端設備及存儲介質。
技術介紹
1、終端設備在運行過程中出現異常現象時，此時通常會通過熱復位對終端設備上部分ec或sio的寄存器進行復位，對終端設備的運行狀態進行重置，使終端設備的系統恢復到正常運行狀態。
2、但一些底層信息造成的異常現象并不能通過熱復位解決，如終端設備出現輸入設備失效、pd黃感等，此時只能通過斷電復位對上述現象進行處理。而當前的斷電復位操作大多需要專門的處理人員對終端設備進行拆機處理，使終端設備的主機完全斷電從而對終端設備進行斷電復位，因此當用戶在使用階段發現終端設備存在底層信息造成的異常現象時，只能借助專門的處理人員進行售后，并不適用于終端設備的便捷維護。
技術實現思路
1、本專利技術的主要目地在于提供一種芯片復位裝置、控制方法、終端設備及存儲介質，旨在如何解決常規的斷電復位操作不適用于終端設備的便捷維護的技術問題。
2、為實現上述目地，本專利技術提供一種芯片復位裝置，所述芯片復位裝置接在目標芯片的電平信號引腳上，所述芯片復位裝置包括：
3、復位邏輯模塊，所述復位邏輯模塊的輸入端與所述電平信號引腳中所包括的復位電平信號引腳相接，用于根據所述復位電平信號引腳所傳入的復位電平信號，進行通斷時序轉變，以基于轉變的通斷時序，拉低電源使能引腳上的電源使能電平；
4、芯片供電模塊，所述芯片供電模塊的使能端與所述電源使能引腳相接，用于在基于所述電源使能引腳，接入被拉低的
5、可選地，所述復位邏輯模塊包括電源使能控制單元和邏輯輸出單元，所述邏輯輸出單元的邏輯電平輸出端接在所述電源使能控制單元的輸入端上；
6、所述電源使能控制單元的輸入端與所述復位電平信號引腳相接，用于根據傳入的所述復位電平信號，控制所包括的各開關管的通斷時序轉變，以拉低所述電源使能電平；
7、所述邏輯輸出單元的輸入端與所述電平信號引腳中所包括的控制電平信號引腳相接，用于根據所述控制電平信號引腳所傳入的控制電平信號，進行邏輯電平的轉變。
8、可選地，所述電源使能控制單元包括第一晶體管、第二晶體管、第三晶體管和第四晶體管；
9、所述第一晶體管的控制端接在電源電壓端和所述第三晶體管的輸入端的連接線上，第三晶體管的控制端接在輔助電壓端和所述第四晶體管的輸入端的連接線上；
10、所述第二晶體管的輸出端與所述第一晶體管的輸入端相接，所述第二晶體管的輸入端與所述輔助電壓端相接，所述電源使能引腳接在所述第二晶體管和所述輔助電壓端的連接線上；
11、所述第二晶體管的控制端和所述第四晶體管的控制端分別與所述復位電平信號引腳和所述邏輯電平輸出端相接。
12、可選地，所述邏輯輸出單元包括第一控制器；
13、所述第一控制器的第一輸入引腳與所述控制電平信號引腳相接，所述第一控制器的第二輸入引腳接入電源電平，所述第一控制器的輸出引腳分別與所述第二晶體管的控制端和所述第四晶體管的控制端相接。
14、本專利技術還提供一種芯片復位裝置的控制方法，所述芯片復位裝置的控制方法包括以下步驟：
15、根據目標芯片響應于復位信號所輸出的復位電平信號進行通斷時序轉變，以基于轉變的通斷時序，拉低電源使能引腳上的電源使能電平；
16、依據被拉低的電源使能電平，控制電源輸出引腳關斷，以使輸出到所述目標芯片中的供電電源掉電，對所述目標芯片進行斷電復位。
17、可選地，所述復位電平信號包括復位高電平信號和復位低電平信號，所述根據目標芯片響應于復位信號所輸出的復位電平信號進行通斷時序轉變，以基于轉變的通斷時序，拉低電源使能引腳上的電源使能電平的步驟，包括：
18、根據所述目標芯片響應于所述復位信號，在第一復位時序上所輸出的所述復位高電平信號，控制第四晶體管轉變為導通狀態；
19、基于導通狀態的第四晶體管，對輸入到第三晶體管上的第一輔助電壓進行拉低，控制所述第三晶體管轉變為關斷狀態；
20、依據關斷狀態的第三晶體管，將電源電壓端上的負電源電壓傳輸到第一晶體管中，對所述第一晶體管進行復位后，進入到第二復位時序上，所述復位高電平信號轉變為所述復位低電平信號，控制所述第四晶體管轉變為關斷狀態，以使所述第三晶體管轉變為導通狀態，及控制第二晶體管轉變為導通狀態；
21、通過導通狀態的第三晶體管，對所述電源電壓端輸入到所述第一晶體管上的正電源電壓進行分壓，控制所述第一晶體管進入導通狀態；
22、基于導通狀態的第一晶體管和導通狀態的第二晶體管，將所述電源使能引腳上的第二輔助電壓接入接地端，以此拉低電源使能電平。
23、可選地，所述芯片復位裝置包括第四控制器，所述依據被拉低的電源使能電平，控制電源輸出引腳關斷，以使輸出到所述目標芯片中的供電電源掉電，對所述目標芯片進行斷電復位的步驟，包括：
24、將所述被拉低的電源使能電平傳入所述第四控制器的電源使能引腳，對所述電源輸出引腳進行關斷；
25、基于關斷的電源輸出引腳，截斷基于電源輸出引腳輸出到所述目標芯片上的供電電源，對所述目標芯片進行斷電復位。
26、可選地，在所述根據目標芯片響應于復位信號所輸出的復位電平信號進行通斷時序轉變，以基于轉變的通斷時序，拉低電源使能引腳上的電源使能電平的步驟之前，所述控制方法還包括：
27、在初始上電時序上，基于所述正電源電壓對所述第一晶體管進行充電，控制所述第一晶體管保持在關斷狀態；
28、基于關斷狀態的第一晶體管，所述第二輔助電壓進入到電源使能引腳上，拉高所述電源使能電平；
29、依據被拉高的電源使能電平，導通所述電源輸出引腳，以將所述第四控制器的電源輸入引腳所接入的第三輔助電壓傳輸到所述電源輸出引腳上，控制所述電源輸出引腳基于所述第三輔助電壓生成所述供電電源，對所述目標芯片進行初始上電操作。
30、此外，為實現上述目地，本專利技術還提供一種終端設備，所述終端設備包括存儲器、處理器及存儲在所述存儲器上并可在所述處理器上運行的計算機處理程序，所述計算機處理程序被所述處理器執行時實現如上所述的芯片復位裝置的控制方法的步驟。
31、此外，為實現上述目地，本專利技術還提供一種計算機可讀存儲介質，所述計算機可讀存儲介質上存儲有計算機處理程序，所述計算機處理程序被處理器執行時實現如上所述的芯片復位裝置的控制方法的步驟。
32、本專利技術提供一種接在目標芯片的電平信號引腳上的芯片復位裝置，該芯片復位裝置包括：復位邏輯模塊，該復位邏輯模塊的輸入端與電平信號引腳中所包括的復位電平信號引腳相接，用于根據復位電平信號引腳所傳入的復位電平信號，進行通斷時序轉變，以基于轉變的通斷時序，拉低電源使能引腳上的電源使能電平；還包括有芯片供電模塊，該芯片本文檔來自技高網...
【技術保護點】
1.一種芯片復位裝置，其特征在于，所述芯片復位裝置接在目標芯片的電平信號引腳上，所述芯片復位裝置包括：
2.如權利要求1所述的芯片復位裝置，其特征在于，所述復位邏輯模塊包括電源使能控制單元和邏輯輸出單元，所述邏輯輸出單元的邏輯電平輸出端接在所述電源使能控制單元的輸入端上；
3.如權利要求2所述的芯片復位裝置，其特征在于，所述電源使能控制單元包括第一晶體管、第二晶體管、第三晶體管和第四晶體管；
4.如權利要求3所述的芯片復位裝置，其特征在于，所述邏輯輸出單元包括第一控制器；
5.一種芯片復位裝置的控制方法，其特征在于，所述芯片復位裝置的控制方法應用于如權利要求1至4中任一所述的芯片復位裝置，所述芯片復位裝置的控制方法包括以下步驟：
6.如權利要求5所述的芯片復位裝置的控制方法，其特征在于，所述復位電平信號包括復位高電平信號和復位低電平信號，所述根據目標芯片響應于復位信號所輸出的復位電平信號進行通斷時序轉變，以基于轉變的通斷時序，拉低電源使能引腳上的電源使能電平的步驟，包括：
7.如權利要求6所述的芯片復位裝置的
8.如權利要求7所述的芯片復位裝置的控制方法，其特征在于，在所述根據目標芯片響應于復位信號所輸出的復位電平信號進行通斷時序轉變，以基于轉變的通斷時序，拉低電源使能引腳上的電源使能電平的步驟之前，所述控制方法還包括：
9.一種終端設備，其特征在于，所述終端設備包括存儲器、處理器及存儲在所述存儲器上并可在所述處理器上運行的計算機處理程序，所述計算機處理程序被所述處理器執行時實現如權利要求5-8中任一所述的芯片復位裝置的控制方法的步驟。
10.一種計算機可讀存儲介質，其特征在于，所述計算機可讀存儲介質上存儲有計算機處理程序，所述計算機處理程序被處理器執行時實現權利要求5-8中任一所述的芯片復位裝置的控制方法的步驟。
...【技術特征摘要】
1.一種芯片復位裝置，其特征在于，所述芯片復位裝置接在目標芯片的電平信號引腳上，所述芯片復位裝置包括：
2.如權利要求1所述的芯片復位裝置，其特征在于，所述復位邏輯模塊包括電源使能控制單元和邏輯輸出單元，所述邏輯輸出單元的邏輯電平輸出端接在所述電源使能控制單元的輸入端上；
3.如權利要求2所述的芯片復位裝置，其特征在于，所述電源使能控制單元包括第一晶體管、第二晶體管、第三晶體管和第四晶體管；
4.如權利要求3所述的芯片復位裝置，其特征在于，所述邏輯輸出單元包括第一控制器；
5.一種芯片復位裝置的控制方法，其特征在于，所述芯片復位裝置的控制方法應用于如權利要求1至4中任一所述的芯片復位裝置，所述芯片復位裝置的控制方法包括以下步驟：
6.如權利要求5所述的芯片復位裝置的控制方法，其特征在于，所述復位電平信號包括復位高電平信號和復位低電平信號，所述根據目標芯片響應于復位信號所輸出的復位電平信號進行通斷時序轉變，以基于轉變的通斷時序，拉低電源使能引腳上的...
【專利技術屬性】
技術研發人員：王懷鑫，
申請(專利權)人：深圳寶龍達信息技術股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。