【技術實現步驟摘要】
本申請涉及數據處理，尤其涉及一種密文計算加速器、密文計算指令處理方法、裝置及介質。
技術介紹
1、密文計算是指將數據轉化為密文后，在密文狀態下進行計算，最終得到的結果與明文計算的結果一致。同時，密文計算能夠保證計算結果與明文計算一致，從而確保數據的業務價值不受影響。
2、現有技術中，密文計算控制指令采用固定長度指令，指令解析采用單緩存解析方式。專利技術人發現，現有技術中的密文計算存在密文計算指令處理效率低的問題。
技術實現思路
1、本申請提供一種密文計算加速器、密文計算指令處理方法、裝置及介質，用于解決密文計算指令處理過程存在處理效率低的問題，以便提高密文計算指令處理效率。
2、第一方面，本申請提供一種密文計算加速器，包括：密文計算控制單元ccu、密文計算路由單元cru、密文數據存儲單元dsu和密文算子計算單元ocu；
3、其中所述ccu、cru、dsu和ocu之間通過編碼匹配方式進行連線，所述ccu與上位機連接，所述cru的層級包括至少一個，每個層級的cru分別對應一層編號且連接于一個dsu和一個ocu，且每個層級對應的dsu和ocu均通過所述cru接收所述ccu發送的控制流數據；
4、所述ccu、cru、dsu和ocu中的任一單元都能接收上一級單元發送的控制流數據并往下一級單元轉發控制流數據；
5、所述控制流數據為單條指令數據經過解析編譯后得到的，其中所述單條指令數據包括指令類型字段、指令編碼字段、指令時間字段和指令參
6、第二方面，本申請提供一種密文計算指令處理方法，應用于如第一方面描述的密文計算加速器，所述密文計算加速器與上位機通信連接，所述方法包括：
7、接收所述上位機按預設總線位寬發送的密文計算指令，并將所述密文計算指令按預設一級緩存數據結構存入一級緩存sram中；
8、控制ccu從所述一級緩存sram中讀出總線位寬密文指令并拆分成單條指令數據，再將所有單條指令數據按預設二級緩存數據結構寫入二級緩存sram中，其中所述單條指令數據包括指令類型字段、指令編碼字段、指令時間字段和指令參數字段，且不同的指令類型字段對應的單條指令數據所占位寬不同；
9、每個時鐘周期控制ccu從所述二級緩存sram中讀出一個單條指令數據并按預設指令格式對所述單條指令數據進行譯碼處理，得到解析數據和目標節點，直至所述單條指令數據為結束指令，其中所述目標節點為cru、dsu和ocu中的至少一個單元。
10、在一種可能的實現方式中，所述指令類型字段所占的地址為q位，其中q為預設位寬值；相應地，所述控制ccu從所述一級緩存sram中讀出總線位寬密文指令并拆分成單條指令數據，包括：s502a：控制ccu以讀取地址為n從所述一級緩存sram中讀取對應的總線位寬的第一類型數據，其中n為從0為初始值開始的地址值；s502b：將第一類型數據與地址為n-1的一級緩存sram中的第一類型拆分剩余數據合并為第二類型數據，當n-1小于0時，所述第二類型數據等于所述第一類型數據；s502c：從所述第二類型數據中提取出位于最前面的q位的指令類型字段，對所述指令類型字段進行解析處理，得到有效長度為s的第三類型數據；s502d：當檢測到所述第三類型數據的長度小于或等于第二類型數據的長度，則將所述第三類型數據確定為一條待寫入二級緩存sram中的單條指令數據寫入所述二級緩存sram中，并從所述第二類型數據中刪除所述第三類型數據，得到刪除后的第二類型數據；s502e：當檢測到所述刪除后的第二類型數據長度小于指令類型字段長度q，則將所述刪除后的第二類型數據確定為待合并指令數據，并將n+1賦值給n后，跳轉到步驟s502e，直至一級緩存sram中的最后一個單條指令數據為結束指令。
11、在一種可能的實現方式中，所述控制ccu從所述一級緩存sram中讀出總線位寬密文指令并拆分成單條指令數據，包括：所述s502c之后，當檢測到所述第三類型數據的長度大于所述第二類型數據的長度時，則將所述第二類型數據確定為第一類型拆分剩余數據，并將n+1賦值給n后，跳轉到步驟s502a，直至一級緩存sram中的最后一個單條指令數據為結束指令；或所述s502d之后，當檢測到所述刪除后的第二類型數據的長度大于或等于指令字段類型的長度q，則跳轉到步驟s502c。在一種可能的實現方式中，所述控制ccu從所述一級緩存sram中讀出總線位寬密文指令并拆分成單條指令數據還包括：當檢測到所述讀取地址為n=0時，則直接跳過步驟s502b，執行步驟s502c。
12、在一種可能的實現方式中，所述每個時鐘周期控制ccu從所述二級緩存sram中讀出一個單條指令數據并按預設指令格式對所述單條指令數據進行譯碼處理，得到解析數據和目標節點之后，還包括：控制ccu將所述解析數據打包成控制流數據下發至目標節點，以使所述目標節點對所述控制流數據進行編碼匹配處理，若檢測到匹配成功則根據所述控制流數據執行所述密文計算指令。
13、在一種可能的實現方式中，所述目標節點為cru、dsu和ocu中的至少一個單元，所述cru的層級包括至少一個，每個層級的cru對應一個第一編碼，與每個層級的cru連接的dsu對應該層級的第二編碼，與每個層級的cru連接的ocu對該層級的第三編碼；每個層級對應的所述第一編碼、第二編碼和第三編碼均相同，或第一編碼、第二編碼和第三編碼中的各編碼代表的目標節點唯一。
14、在一種可能的實現方式中，所述控制ccu將所述解析數據打包成控制流數據下發至目標節點，以使所述目標節點對所述控制流數據進行編碼匹配處理之后，還包括：若檢測到匹配失敗，則返回所述控制ccu從所述二級緩存sram中讀出下一個地址的單條指令數據并按預設指令格式對所述單條指令數據進行譯碼處理的步驟。
15、第三方面，本申請提供一種密文計算指令處理裝置，應用于如第一方面描述的密文計算加速器，所述密文計算加速器與上位機通信連接，所述裝置包括：
16、接收模塊，用于接收所述上位機按預設總線位寬發送的密文計算指令，并將所述密文計算指令按預設一級緩存數據結構存入一級緩存sram中；
17、拆分模塊，用于控制ccu從所述一級緩存sram中讀出總線位寬密文指令并拆分成單條指令數據，再將所有單條指令數據按預設二級緩存數據結構寫入二級緩存sram中，其中所述單條指令數據包括指令類型字段、指令編碼字段、指令時間字段和指令參數字段，且不同的指令類型字段對應的單條指令數據所占位寬不同；
18、解析模塊，用于每個時鐘周期控制ccu從所述二級緩存sram中讀出一個單條指令數據并按預設指令格式對所述單條指令數據進行譯碼處理，得到解析數據和目標節點，直至所述單條指令數據為結束指令，其中所述目標節點為cru、dsu和ocu中的至少一個單元。
19、第四方面，本申請提供了一種計算機可讀存儲介質，所述計算機可讀存儲本文檔來自技高網...
【技術保護點】
1.一種密文計算加速器，其特征在于，包括：密文計算控制單元CCU、密文計算路由單元CRU、密文數據存儲單元DSU和密文算子計算單元OCU；
2.一種密文計算指令處理方法，其特征在于，應用于如權利要求1所述的密文計算加速器，所述密文計算加速器與上位機通信連接，所述方法包括：
3.根據權利要求2所述的方法，其特征在于，所述指令類型字段所占的地址為q位，其中q為預設位寬值；
4.根據權利要求3所述的方法，其特征在于，所述控制CCU從所述一級緩存SRAM中讀出總線位寬密文指令并拆分成單條指令數據，包括：
5.根據權利要求3所述的方法，其特征在于，所述控制CCU從所述一級緩存SRAM中讀出總線位寬密文指令并拆分成單條指令數據還包括：
6.根據權利要求2所述的方法，其特征在于，所述每個時鐘周期控制CCU從所述二級緩存SRAM中讀出一個單條指令數據并按預設指令格式對所述單條指令數據進行譯碼處理，得到解析數據和目標節點之后，還包括：
7.根據權利要求6所述的方法，其特征在于，所述目標節點為CRU、DSU和OCU中的至少一個單
8.根據權利要求2至7中任一項所述的方法，其特征在于，所述控制CCU將所述解析數據打包成控制流數據下發至目標節點，以使所述目標節點對所述控制流數據進行編碼匹配處理之后，還包括：
9.一種密文計算指令處理裝置，其特征在于，應用于如權利要求1所述的密文計算加速器，所述密文計算加速器與上位機通信連接，所述裝置包括：
10.一種計算機可讀存儲介質，其特征在于，所述計算機可讀存儲介質中存儲有計算機執行指令，當所述計算機執行指令被執行時，實現如權利要求2至8中任一項所述的密文計算指令處理方法。
...【技術特征摘要】
1.一種密文計算加速器，其特征在于，包括：密文計算控制單元ccu、密文計算路由單元cru、密文數據存儲單元dsu和密文算子計算單元ocu；
2.一種密文計算指令處理方法，其特征在于，應用于如權利要求1所述的密文計算加速器，所述密文計算加速器與上位機通信連接，所述方法包括：
3.根據權利要求2所述的方法，其特征在于，所述指令類型字段所占的地址為q位，其中q為預設位寬值；
4.根據權利要求3所述的方法，其特征在于，所述控制ccu從所述一級緩存sram中讀出總線位寬密文指令并拆分成單條指令數據，包括：
5.根據權利要求3所述的方法，其特征在于，所述控制ccu從所述一級緩存sram中讀出總線位寬密文指令并拆分成單條指令數據還包括：
6.根據權利要求2所述的方法，其特征在于，所述每個時鐘周期控制ccu從所述二級緩存sram中讀出一個單條指令數據并按預設指令格式對所述單條指令數據進行譯...
【專利技術屬性】
技術研發人員：鄧新峰，陳思，趙起鋒，劉烈，
申請(專利權)人：深圳市紐創信安科技開發有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。