【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及電子，具體但不限于涉及一種防止共通的驅(qū)動電路。
技術(shù)介紹
1、圖1示出了一種常見的驅(qū)動電路。其中，mos管mp1、mn1構(gòu)成一級反相器，mos管mp2、mn2構(gòu)成二級反相器。它的工作原理如下：初始階段，in處于低電平狀態(tài)，mp2導通，mn2關(guān)斷，a點電壓維持在vcc，故mp1關(guān)斷，mn1導通，out處于低電平狀態(tài)。當in處于高電平狀態(tài)，mp2關(guān)斷，mn2導通，a點電壓維持在gnd，故mp1導通，mn1關(guān)斷，out處于高電平狀態(tài)。
2、穩(wěn)態(tài)下，經(jīng)過一級反相器、二極反相器的放大，out處的電流遠大于in處的電流，且out與in保持在同一狀態(tài)，因此該驅(qū)動電路具備優(yōu)秀的驅(qū)動能力。然而，當in處于低電平轉(zhuǎn)為高電平這個過程中，a點電壓不是由vcc瞬間轉(zhuǎn)變成gnd，而是逐漸由vcc下降至gnd。因此，在某一短暫時段，存在mp1、mn1同時導通的情況，這種情況稱呼為共通。當mp1、mn1共通，由于mp1、mn1導通時阻值很小，導致很大的共通電流，容易損壞mos管。
3、有鑒于此，需要提供一種新的結(jié)構(gòu)或控制方法，以期解決上述至少部分問題。
技術(shù)實現(xiàn)思路
1、至少針對
技術(shù)介紹
中的一個或多個問題，本專利技術(shù)提出了一種防止共通的驅(qū)動電路，能夠避免共通的現(xiàn)象出現(xiàn)。
2、根據(jù)本專利技術(shù)的一個方面，一種防止共通的驅(qū)動電路，包括：
3、第一晶體管，所述第一晶體管在其控制端處于低電平狀態(tài)下導通；
4、第二晶體管，所述第二晶體管在其控制端處于高
5、延時電路，用于延時輸入信號，生成延時信號；
6、第一充電電路，具有輸出端和控制端，其輸出端耦接所述第一晶體管的控制端，其控制端耦接所述輸入信號，所述第一充電電路用于在所述輸入信號處于低電平狀態(tài)時，對所述第一晶體管的控制端充電；
7、第一放電電路，具有輸入端和控制端，其輸出端耦接所述第一晶體管的控制端，其控制端耦接所述延時信號，所述第一放電電路用于在所述延時信號處于高電平狀態(tài)時，對所述第一晶體管的控制端放電；
8、第二充電電路，具有輸出端和控制端，其輸出端耦接所述第二晶體管的控制端，其控制端耦接所述延時信號，所述第二充電電路用于在所述延時信號處于低電平狀態(tài)時，對所述第二晶體管的控制端充電；
9、第二放電電路，具有輸入端和控制端，其輸入端耦接所述第二晶體管的控制端，其控制端耦接所述輸入信號，所述第二放電電路用于在所述輸入信號處于高電平狀態(tài)時，對所述第二晶體管的控制端放電；
10、其中，所述第一充電電路的充電電流大于所述第一放電電路的放電電流，所述第二充電電路的充電電流小于所述第二放電電路的放電電流。
11、可選地，所述第一充電電路包括第三晶體管，所述第三晶體管具有第一端、第二端和控制端，所述第三晶體管的第一端耦接高電平，所述第三晶體管的第二端耦接所述第一晶體管的控制端，所述第三晶體管的控制端耦接所述輸入信號。
12、可選地，所述第一放電電路包括第四晶體管，所述第四晶體管具有第一端、第二端和控制端，所述第四晶體管的第一端耦接所述第一晶體管的控制端，所述第四晶體管的第二端耦接參考地，所述第四晶體管的控制端耦接所述延時信號。
13、可選地，所述第二充電電路包括第五晶體管，所述第五晶體管具有第一端、第二端和控制端，所述第五晶體管的第一端耦接高電平，所述第五晶體管的第二端耦接所述第二晶體管的控制端，所述第五晶體管的控制端耦接所述延時信號。
14、可選地，所述第二放電電路包括第六晶體管，所述第六晶體管具有第一端、第二端和控制端，所述第六晶體管的第一端耦接所述第二晶體管的控制端，所述第六晶體管的第二端耦接參考地，所述第六晶體管的控制端耦接所述輸入信號。
15、可選地，所述延時電路包括：第七晶體管，具有第一端、第二端和控制端，其第一端耦接高電平，其第二端耦接第八晶體管的第一端，其控制端耦接所述輸入信號，所述第七晶體管用于在所述輸入信號處于低電平狀態(tài)時導通；第八晶體管，具有第一端、第二端和控制端，其第一端耦接所述第七晶體管的第二端，其第二端耦接參考地，其控制端耦接所述輸入信號，所述第八晶體管用于在所述輸入信號處于高電平狀態(tài)時導通；第九晶體管，具有第一端、第二端和控制端，其第一端耦接高電平，其第二端耦接第十晶體管的第一端，其控制端耦接所述第七晶體管的第二端，所述第九晶體管用于在其控制端處于低電平狀態(tài)時導通；第十晶體管，具有第一端、第二端和控制端，其第一端耦接所述第九晶體管的第二端，其第二端耦接參考地，其控制端耦接所述第七晶體管的第二端，所述第十晶體管用于在其控制端處于高電平狀態(tài)時導通。
16、可選地，所述驅(qū)動電路還包括第十一晶體管，所述第十一晶體管具有第一端、第二端和控制端，所述第十一晶體管的第一端耦接高電平，所述第十一晶體管的第二端耦接所述第一放電電路的控制端，所述第十一晶體管的控制端耦接所述第一充電電路的輸出端，所述第十一晶體管用于在其控制端處于低電平狀態(tài)時導通，對所述第一放電電路的控制端充電。
17、可選地，所述驅(qū)動電路還包括第十二晶體管，所述第十二晶體管具有第一端、第二端和控制端，所述第十二晶體管的第一端耦接所述第二充電電路的控制端，所述第十二晶體管的第二端耦接參考地，所述第十二晶體管的控制端耦接所述第二放電電路的輸入端，所述第十二晶體管用于在其控制端處于高電平狀態(tài)時導通，對所述第二充電電路的控制端放電。
18、本專利技術(shù)提出的一種防止共通的驅(qū)動電路，包括第一晶體管、第二晶體管、延時電路、第一充電電路、第一放電電路、第二充電電路和第二放電電路。其中，第一充電電路和第一放電電路分別用于對第一晶體管的控制端進行充電和放電，以分別控制第一晶體管關(guān)斷和導通，第二充電電路和第二放電電路分別用于對第二晶體管的控制端進行充電和放電，以分別控制第二晶體管關(guān)斷和導通。延時電路用于對輸入信號進行延時處理，當輸入信號由低電平轉(zhuǎn)高電平，或由高電平轉(zhuǎn)低電平時，由于對輸入信號進行了延時處理，因此第一晶體管和第二晶體管會延時導通，即第一晶體管、第二晶體管在輸入信號電平轉(zhuǎn)換階段都處于關(guān)斷狀態(tài)，從而有效避免了共通現(xiàn)象的出現(xiàn)。
本文檔來自技高網(wǎng)...【技術(shù)保護點】
1.一種防止共通的驅(qū)動電路，其特征在于，所述驅(qū)動電路包括：
2.如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述第一充電電路包括第三晶體管，所述第三晶體管具有第一端、第二端和控制端，所述第三晶體管的第一端耦接高電平，所述第三晶體管的第二端耦接所述第一晶體管的控制端，所述第三晶體管的控制端耦接所述輸入信號。
3.如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述第一放電電路包括第四晶體管，所述第四晶體管具有第一端、第二端和控制端，所述第四晶體管的第一端耦接所述第一晶體管的控制端，所述第四晶體管的第二端耦接參考地，所述第四晶體管的控制端耦接所述延時信號。
4.如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述第二充電電路包括第五晶體管，所述第五晶體管具有第一端、第二端和控制端，所述第五晶體管的第一端耦接高電平，所述第五晶體管的第二端耦接所述第二晶體管的控制端，所述第五晶體管的控制端耦接所述延時信號。
5.如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述第二放電電路包括第六晶體管，所述第六晶體管具有第一端、第二端和控制端，所述第六晶體管的第一端耦接所述第二晶
6.如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述延時電路包括：
7.如權(quán)利要求1至6任一所述的驅(qū)動電路，其特征在于，所述驅(qū)動電路還包括第十一晶體管，所述第十一晶體管具有第一端、第二端和控制端，所述第十一晶體管的第一端耦接高電平，所述第十一晶體管的第二端耦接所述第一放電電路的控制端，所述第十一晶體管的控制端耦接所述第一充電電路的輸出端，所述第十一晶體管用于在其控制端處于低電平狀態(tài)時導通，對所述第一放電電路的控制端充電。
8.如權(quán)利要求7所述的驅(qū)動電路，其特征在于，所述驅(qū)動電路還包括第十二晶體管，所述第十二晶體管具有第一端、第二端和控制端，所述第十二晶體管的第一端耦接所述第二充電電路的控制端，所述第十二晶體管的第二端耦接參考地，所述第十二晶體管的控制端耦接所述第二放電電路的輸入端，所述第十二晶體管用于在其控制端處于高電平狀態(tài)時導通，對所述第二充電電路的控制端放電。
...【技術(shù)特征摘要】
1.一種防止共通的驅(qū)動電路，其特征在于，所述驅(qū)動電路包括：
2.如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述第一充電電路包括第三晶體管，所述第三晶體管具有第一端、第二端和控制端，所述第三晶體管的第一端耦接高電平，所述第三晶體管的第二端耦接所述第一晶體管的控制端，所述第三晶體管的控制端耦接所述輸入信號。
3.如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述第一放電電路包括第四晶體管，所述第四晶體管具有第一端、第二端和控制端，所述第四晶體管的第一端耦接所述第一晶體管的控制端，所述第四晶體管的第二端耦接參考地，所述第四晶體管的控制端耦接所述延時信號。
4.如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述第二充電電路包括第五晶體管，所述第五晶體管具有第一端、第二端和控制端，所述第五晶體管的第一端耦接高電平，所述第五晶體管的第二端耦接所述第二晶體管的控制端，所述第五晶體管的控制端耦接所述延時信號。
5.如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述第二放電電路包括第六晶體管，所述第六晶體管具有第一端、第二...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：廖建平，李征洋，葉俊，
申請(專利權(quán))人：廈門市必易微電子技術(shù)有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。