【技術實現步驟摘要】
本專利技術涉及集成電路測試，更具體地，涉及一種集成電路熔絲修調陣列測試裝置及一種集成電路熔絲修調陣列測試方法。
技術介紹
1、當電源管理類集成電路芯片制造出來時，芯片設計公司給芯片測試公司提供芯片手冊，針對芯片多類參數進行修調，修調的手段是通過燒斷目標熔絲實現的。
2、根據設計公司的芯片手冊，熔絲位較多(目前單芯片最多已達到30段)，而且是以開發多site并行測試居多。熔絲位較多、多site同測等因素給pcb設計增加了難度，但熔絲修調部分的電路都是大同小異，目前一般采用的兩種方式，用測試系統電源在熔絲pad上直接加一定電壓來燒斷熔絲，或者通過先對電容充電再利用電容放電的方式來達到燒斷熔絲的效果。因此，通過歸納熔絲修調的原理與外圍設計了熔絲修調陣列。
3、傳統的熔絲修調技術，根據具體的芯片規范，設計專有的dut板、探針卡等硬件，熔絲修調模塊設計在dut板上。該做法的弊端是，每款芯片都需要設計專有的dut板、探針卡等，導致pcb繪制繁瑣，容易出錯。
技術實現思路
1、本專利技術旨在至少解決現有技術中存在的技術問題之一，提供一種集成電路熔絲修調陣列測試裝置及方法，以解決相關技術中存在的pcb繪制復雜、難度大、容易出錯等問題。
2、作為本專利技術的第一個方面，提供一種集成電路熔絲修調陣列測試裝置，所述集成電路熔絲修調陣列測試裝置包括測試機和探針臺，所述測試機上設置有dut板，所述探針臺上設置有探針卡和待測晶圓，所述dut板通過排線與所述探針卡連接，所述探
3、其中，所述測試機根據所述待測晶圓的修調要求將對應的測試資源引出至所述dut板上，所述dut板將所述對應的測試資源引出至所述探針卡上，使得所述熔絲修調陣列能夠根據所述對應的測試資源對所述待測晶圓內的多顆芯片同時進行修調測試。
4、進一步地，所述熔絲修調陣列包括繼電器和多個第一開關ksite1-ksiten，每個所述第一開關通過多個第二開關k1-kn與所述待測晶圓內的一顆芯片連接，所述測試機控制所述繼電器，使得所述繼電器能夠控制多個所述第一開關選擇所述待測晶圓內的一顆芯片進行修調測試或者多顆芯片同時進行修調測試；
5、其中，每個所述第一開關分別連接多個第二開關k1-kn，每個所述第二開關分別連接一段熔絲，每個所述第一開關所連接的多段熔絲通過探針連接到一顆芯片的熔絲pad上，在所述熔絲修調陣列對所述待測晶圓內的每顆芯片進行修調測試時，所述繼電器控制每個所述第一開關所連接的多個第二開關k1-kn，以選擇燒斷該第一開關所連接的一段熔絲或者多段熔絲，進而實現對該第一開關所連接芯片的修調測試。
6、進一步地，所述熔絲修調陣列通過電源燒斷熔絲、電容燒斷熔絲或mos管燒斷熔絲的方式對所述待測晶圓內的芯片進行修調測試。
7、進一步地，所述dut板通過接插件插在所述測試機上，以引出所述測試機的測試資源，所述測試資源用于加壓、加流和測試反饋；所述熔絲修調陣列通過接插件插在所述探針卡上；所述排線分別通過接插件連接所述dut板和所述探針卡，使得所述dut板上的測試資源與所述探針卡上的熔絲修調陣列連接。
8、進一步地，所述dut板和所述熔絲修調陣列是通用的，所述探針卡根據所述待測晶圓的芯片具體信息進行定制化設計。
9、進一步地，所述待測晶圓內的芯片類型為電源管理類模擬集成電路芯片，所述測試機根據芯片規范文件，通過燒斷熔絲的方式對芯片的多種參數進行修調測試。
10、進一步地，所述探針卡還包括其他測試外圍電路，所述其他測試外圍電路用于對所述待測晶圓內芯片的其他參數進行測試。
11、作為本專利技術的另一個方面，提供一種集成電路熔絲修調陣列測試方法，通過前文所述的集成電路熔絲修調陣列測試裝置實現測試，所述集成電路熔絲修調陣列測試方法包括：
12、通過測試機根據待測晶圓的修調要求將對應的測試資源引出至dut板上；
13、通過dut板將所述對應的測試資源引出至探針卡上；
14、在需要對所述待測晶圓進行測試時，直接調用所述熔絲修調陣列上的測試資源，燒斷所述熔絲修調陣列上的目標段熔絲，以實現對所述待測晶圓內的多顆芯片同時進行修調測試。
15、本專利技術提供的集成電路熔絲修調陣列測試裝置具有以下優點：通過測試機電源直接供燒熔絲的方式，將熔絲修調部分的電路固化，設計成通用的熔絲修調陣列，與此同時，設計芯片測試的通用dut板；并根據芯片規范手冊設計專用探針卡，實現單芯片多段熔絲修調測試，測試site數達到多site同時修調測試。減小了pcb板的設計難度，提高了工作效率，降低了公司的運營成本。
本文檔來自技高網...【技術保護點】
1.一種集成電路熔絲修調陣列測試裝置，其特征在于，所述集成電路熔絲修調陣列測試裝置包括測試機和探針臺，所述測試機上設置有DUT板，所述探針臺上設置有探針卡和待測晶圓，所述DUT板通過排線與所述探針卡連接，所述探針卡通過探針與所述待測晶圓連接，所述探針卡包括熔絲修調陣列；
2.根據權利要求1所述的一種集成電路熔絲修調陣列測試裝置，其特征在于，所述熔絲修調陣列包括繼電器和多個第一開關ksite1-ksiten，每個所述第一開關通過多個第二開關k1-kn與所述待測晶圓內的一顆芯片連接，所述測試機控制所述繼電器，使得所述繼電器能夠控制多個所述第一開關選擇所述待測晶圓內的一顆芯片進行修調測試或者多顆芯片同時進行修調測試；
3.根據權利要求2所述的一種集成電路熔絲修調陣列測試裝置，其特征在于，所述熔絲修調陣列通過電源燒斷熔絲、電容燒斷熔絲或MOS管燒斷熔絲的方式對所述待測晶圓內的芯片進行修調測試。
4.根據權利要求1所述的一種集成電路熔絲修調陣列測試裝置，其特征在于，所述DUT板通過接插件插在所述測試機上，以引出所述測試機的測試資源，所述測試資源用于加壓、
5.根據權利要求1所述的一種集成電路熔絲修調陣列測試裝置，其特征在于，所述DUT板和所述熔絲修調陣列是通用的，所述探針卡根據所述待測晶圓的芯片具體信息進行定制化設計。
6.根據權利要求1所述的一種集成電路熔絲修調陣列測試裝置，其特征在于，所述待測晶圓內的芯片類型為電源管理類模擬集成電路芯片，所述測試機根據芯片規范文件，通過燒斷熔絲的方式對芯片的多種參數進行修調測試。
7.根據權利要求1所述的一種集成電路熔絲修調陣列測試裝置，其特征在于，所述探針卡還包括其他測試外圍電路，所述其他測試外圍電路用于對所述待測晶圓內芯片的其他參數進行測試。
8.一種集成電路熔絲修調陣列測試方法，通過權利要求1至7中任意一項所述的集成電路熔絲修調陣列測試裝置實現測試，其特征在于，所述集成電路熔絲修調陣列測試方法包括：
...【技術特征摘要】
1.一種集成電路熔絲修調陣列測試裝置，其特征在于，所述集成電路熔絲修調陣列測試裝置包括測試機和探針臺，所述測試機上設置有dut板，所述探針臺上設置有探針卡和待測晶圓，所述dut板通過排線與所述探針卡連接，所述探針卡通過探針與所述待測晶圓連接，所述探針卡包括熔絲修調陣列；
2.根據權利要求1所述的一種集成電路熔絲修調陣列測試裝置，其特征在于，所述熔絲修調陣列包括繼電器和多個第一開關ksite1-ksiten，每個所述第一開關通過多個第二開關k1-kn與所述待測晶圓內的一顆芯片連接，所述測試機控制所述繼電器，使得所述繼電器能夠控制多個所述第一開關選擇所述待測晶圓內的一顆芯片進行修調測試或者多顆芯片同時進行修調測試；
3.根據權利要求2所述的一種集成電路熔絲修調陣列測試裝置，其特征在于，所述熔絲修調陣列通過電源燒斷熔絲、電容燒斷熔絲或mos管燒斷熔絲的方式對所述待測晶圓內的芯片進行修調測試。
4.根據權利要求1所述的一種集成電路熔絲修調陣列測試裝置，其特征在于，所述dut板通過接插件插在所述測試機上，以引出所述測試機...
【專利技術屬性】
技術研發人員：唐彩彬，孫愷凡，張凱虹，
申請(專利權)人：無錫中微騰芯電子有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。