【技術實現步驟摘要】
本專利技術涉及電學，特別是涉及一種hci效應影響下的低溫漂帶隙基準源的自愈電路。
技術介紹
1、高能載流子，也稱為熱載流子，產生于mosfet漏端的大溝道電場，這個溝道電場會加速載流子，使其有效溫度高于晶格的溫度。這些熱載流子通過聲子發射的形式把能量傳遞給晶格，造成si/sio2界面處si-h鍵的斷裂，熱載流子也會注入到sio2中而被俘獲。鍵的斷裂和被俘獲的載流子會產生氧化層陷阱電荷和界面態，影響溝道載流子的遷移率和有效溝道勢能，這種現象就是熱載流子注入效應，即hci效應。hci效應會影響期間的閾值電壓、跨導和飽和漏電流等參數，使器件的特性產生劣化，導致電路波形畸變和功能失效。n溝和p溝mosfet都會受hci效應的影響，由于空穴的質量比電子的質量大，碰撞離化的幾率較低，pmosfet的hci效應不明顯，因此，hci效應的研究主要針對nmosfet。
2、在眾多集成電路的設計過程中，帶隙基準源的設計十分關鍵，其性能幾乎決定了整個電路的性能。尤其近幾年工藝的發展與晶體管集成度逐步提高，高精度soc對帶隙基準源的溫度穩定性提出了更高的要求。然而，hci效應會導致帶隙基準源的曲率補償電路中nmos管閾值電壓升高，漏極電流減少，從而導致曲率補償電路性能變差，電路的溫度穩定性變差。更嚴重可能導致曲率補償電路失效。
3、目前較常見的應對hci效應的方法有：
4、(1)過度設計，即在設計電路時，通過留下較大的設計余量來應對hci效應導致的電路性能退化。
5、(2)采用自適應體偏置和使用片上傳感器
6、然而，過度設計意味著設計電路時留下更大的性能余量，這種具有較大pvt老化余度或保護帶的方法將導致較大的功率和面積開銷。同時，過去使用的片上傳感器或監測器對于hci效應的影響監測并不準確，從而導致動態電壓縮放校準的效果一般。
技術實現思路
1、本專利技術提出了一種hci效應影響下的低溫漂帶隙基準源的自愈電路，提供一種能夠準確監控hci效應對電路影響的片上監測電路。之后，將片上監測電路的輸出通過模擬控制器產生適當的體偏置電壓vb，以減輕hci效應對低溫漂帶隙基準源電路產生的影響。
2、本專利技術提供一種hci效應影響下的低溫漂帶隙基準源的自愈電路，包括：
3、曲率補償電路，所述曲率補償電路中的多個第一nmos管的漏極輸出為hci效應引起的多個第一nmos管閾值電壓；
4、片上監測電路，所述片上監測電路的多個第二nmos管的漏極輸出為初始狀態下的多個第二nmos管閾值電壓；
5、多個模擬控制器電路，多個模擬控制器電路的負輸入端分別與多個第一nmos管的漏極連接，正輸入端分別與多個第二nmos管的漏極連接，輸出端與多個第一nmos管的襯底連接；
6、多個所述模擬控制器電路用于根據多個第一nmos管閾值電壓和多個第二nmos管閾值電壓生成體偏置電壓，將體偏置電壓反饋給低溫漂帶隙基準源電路，對多個第一nmos管進行電壓補償。
7、優選的，每個所述模擬控制器電路均包括平方電路、運算放大器3和運算放大器4；多個所述第一nmos管的漏極分別與多個模擬控制器電路的運算放大器3的負輸入端和平方電路的正輸入端連接，多個所述第二nmos管的漏極分別與運算放大器3的正輸入端和平方電路的負輸入端連接；運算放大器3的輸出端與運算放大器4的負輸入端連接，平方電路的輸出端與運算放大器4的負輸入端連接。
8、優選的，所述平方電路包括偏置電路、差分電壓發生器電路和基本共源差分對平方電路；
9、所述偏置電路包括電流源ib1、ib2和mos管mb1、mb2，所述差分電壓發生器電路包括mos管md1、md2、md3、md4、md5、md6、md7、md8、md9、md10、md11、md12和md13，所述基本共源差分對平方電路包括mos管ms1、ms2、ms3、ms4和ms5；
10、所述電流源ib1的一端接mos管mb1的漏極，另一端接gnd端，mos管mb1的柵極與漏極相接后，與mos管md5、md9和md13的柵極連接；mos管md5、md9和md13的寬長比相同；mos管md1和md2寬長比相同；mos管md3和md8采用電流鏡接法，寬長比相同；mos管md4和md12采用電流鏡接法，寬長比相同；mos管md6、md7、md10和md11的寬長比相同；
11、電流源ib2的一端接vdd端，另一端接mos管mb2的漏極，mos管mb2的柵極與漏極相接后，接mos管ms4和ms5的柵極；mos管ms4和ms5的寬長比相同；mos管ms1和ms2的寬長比相同。
12、優選的，所述曲率補償電路包括pmos管m6、pmos管m7、pmos管m8、pmos管m9、pmos管m10、pmos管m11、pmos管m12、pmos管m13、第一nmos管m14、第一nmos管m15、第一nmos管m16、第一nmos管m17、第一nmos管m18、第一nmos管m19、第一nmos管m20和第一nmos管m21；
13、所述pmos管m6、m7、m8、m9、m10、m11、m12、m13的源極和襯底均連接vdd端；第一nmos管m14、m14、m16、m17、m18、m19、m20、m21的源極均連接gnd端；第一nmos管m14和m15的襯底均連接于vsub1，第一nmos管m16和m17的襯底均連接于vsub2，第一nmos管m18和m19的襯底均連接于vsub3，第一nmos管m20和m21的襯底均連接于vsub4；pmos管m6和m7的柵極連接運算放大器1的輸出端，pmos管m6的漏極連接pmos管m10的漏極，pmos管m7的漏極連接第一nmos管m21的漏極，pmos管m8和m9的柵極連接運算放大器2的輸出端，pmos管m8的漏極連接第一nmos管m14的漏極，pmos管m9的漏極連接第一nmos管m20的漏極；pmos管m10和m11的柵極相互連接后，與pmos管m10的漏極連接；pmos管m10的漏極連接第一nmos管m15的漏極，pmos管m11的漏極連接第一nmos管m16的漏極；pmos管m12和m13的柵極相互連接后，與pmos管m13的漏極連接；pmos管m12的漏極連接第一nmos管m19的漏極，pmos管m13的漏極連接第一nmos管m20的漏極；第一nmos管m14和m15的柵極相互連接后，與m14的漏極連接；第一nmos管m16和m17的柵極相互連接后，與第一nmos管m16的漏極連接；第一nmos管m17的漏極連接電阻r2和r3相連接的一端；第一nmos管m18和m19的柵極相互連接后，與第一nmos管m19的漏極連接；第一nmos管m18的漏極連接第一nmos管m17的漏極；第一nmos管m20和m21的柵極相互連接后，與第一nmos管m21的漏極連接。
14、優選的，所有的第一nmos管都采用hci等效電路模本文檔來自技高網...
【技術保護點】
1.一種HCI效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，包括：
2.如權利要求1所述的一種HCI效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，每個所述模擬控制器電路均包括平方電路、運算放大器3和運算放大器4；多個所述第一NMOS管的漏極分別與多個模擬控制器電路的運算放大器3的負輸入端和平方電路的正輸入端連接，多個所述第二NMOS管的漏極分別與運算放大器3的正輸入端和平方電路的負輸入端連接；運算放大器3的輸出端與運算放大器4的負輸入端連接，平方電路的輸出端與運算放大器4的負輸入端連接。
3.如權利要求2所述的一種HCI效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，所述平方電路包括偏置電路、差分電壓發生器電路和基本共源差分對平方電路；
4.如權利要求1所述的一種HCI效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，所述曲率補償電路包括PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13、第一NMOS管M14、第一NMOS管M15、第一NMOS
5.如權利要求4所述的一種HCI效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，所有的第一NMOS管都采用HCI等效電路模型替代，且寬長比都一樣。
6.如權利要求5所述的一種HCI效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，所述片上監測電路與曲率補償電路結構相同，所有的第二NMOS管都不采用HCI等效電路模型，且所有的第二NMOS管的襯底都接GND端。
7.如權利要求6所述的一種HCI效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，所述片上監測電路還包括電阻Rc2和Rc3，電阻Rc2和Rc3的接法和電阻R2和R3的接法相同。
8.如權利要求6所述的一種HCI效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，還包括帶隙基準源電路，所述帶隙基準源電路包括運算放大器1、運算放大器2、電阻R0、電阻R1、電阻R2、電阻R3、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PNP管Q1、PNP管Q2。
9.如權利要求8所述的一種HCI效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，所述運算放大器1正輸入端連接電阻R0和PMOS管M1的漏極，負輸入端連接PNP管Q1的發射極和M2的漏極，輸出端連接PMOS管M1、M2和M5的柵極；運算放大器2的正輸入端連接電阻R1和PMOS管M3的漏極，負輸入端連接PMOS管M2的漏極和PNP管Q1的發射極，輸出端連接PMOS管M3和M4的柵極；PMOS管M1、M2、M3、M4和M5的源極和襯底連接VDD端，PMOS管M4和M5的漏極連接輸出端Vref；PNP管Q1、Q2的基極和集電極連接GND端；電阻R0一端連接運算放大器1的正輸入端，另一端連接PNP管Q2的發射極；電阻R1一端連接運算放大器2的正輸入端，另一端連接GND端；電阻R2一端連接輸出端Vref，另一端連接電阻R3；電阻R3一端連接電阻R2，另一端連接GND端。
10.如權利要求9所述的一種HCI效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，所述PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5寬長比相同，PNP管Q1和PNP管Q2的個數比為1：8。
...【技術特征摘要】
1.一種hci效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，包括：
2.如權利要求1所述的一種hci效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，每個所述模擬控制器電路均包括平方電路、運算放大器3和運算放大器4；多個所述第一nmos管的漏極分別與多個模擬控制器電路的運算放大器3的負輸入端和平方電路的正輸入端連接，多個所述第二nmos管的漏極分別與運算放大器3的正輸入端和平方電路的負輸入端連接；運算放大器3的輸出端與運算放大器4的負輸入端連接，平方電路的輸出端與運算放大器4的負輸入端連接。
3.如權利要求2所述的一種hci效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，所述平方電路包括偏置電路、差分電壓發生器電路和基本共源差分對平方電路；
4.如權利要求1所述的一種hci效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，所述曲率補償電路包括pmos管m6、pmos管m7、pmos管m8、pmos管m9、pmos管m10、pmos管m11、pmos管m12、pmos管m13、第一nmos管m14、第一nmos管m15、第一nmos管m16、第一nmos管m17、第一nmos管m18、第一nmos管m19、第一nmos管m20和第一nmos管m21；
5.如權利要求4所述的一種hci效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，所有的第一nmos管都采用hci等效電路模型替代，且寬長比都一樣。
6.如權利要求5所述的一種hci效應影響下的低溫漂帶隙基準源的自愈電路，其特征在于，所述片上監測電路與曲率補償電路結構相同，所有的第二nmos管都不采用hci等效電路模型，且所有的第二nmos管的襯底都接gnd端。
...
【專利技術屬性】
技術研發人員：張俊安，李超，張慶偉，丁朝遠，李鐵虎，
申請(專利權)人：重慶理工大學，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。